[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体装置及其制造方法。

背景技术

随着超大规模集成电路(ULSI)的持续缩小，MOS(金属-氧化物-半导体)器件的栅极电介质的厚度也随之持续减小，以实现更高的器件性能。然而，器件的阈值电压Vt是有限制的，并不能无限缩小。目前，栅极电压Vg大约为1.0V，这已经达到了瓶颈。

栅极电介质层厚度的相对较大比例的减小而阈值电压的相对较小比例的减小导致了器件负温偏不稳定性(Negative Bias Temperature Instability，NBTI)性能劣化从而不合规定的要求。如本领域技术人员公知的，负温偏不稳定性是指器件随着温度的增加性能劣化，这是对于器件可靠性的一项重要指标。负温偏不稳定性性能越好，温度对器件的影响就越小，也即，器件可靠性越高。

另一方面，作为改善NBTI性能的一种选择，可以引入氟(F)以在Si/SiO₂界面处生成强的Si-F键。

在非专利文献1(“The Effects of Fluorine on Parametrics and Reliability in a 0.18-μm 3.5/6.8nm Dual Gate Oxide CMOS Technology”，Terence B.Hook等人著，IEEE Transactions on Electron Devices，Vol.48，No.7，2001年6月，第1346-1353页)中介绍了引入F有利于器件的NBTI性能，并且介绍了栅极氧化物中F剂量越高，NBTI偏移越小。在专利文献1(美国专利6358865)中提出了在形成氧化物区域之前将F注入到硅晶格/衬底中以改善器件性能。

然而，纯F注入在剂量非常高的情况下会导致起泡(bubble)的缺陷。也就是说，用纯F注入方法时F的剂量是受限制的，因此，通过F的注入而带来的对NBTI性能的改善是有限的。

因此，需要对工艺进行改进以满足可靠性的要求。

发明内容

在本说明书中，如本领域技术人员所公知的，所谓MOS器件是对场效应半导体器件的通称。MOS器件可以包括N型和P型MOS半导体器件(相应的，其也可以分别称为N沟道和P沟道半导体器件)，以及包括N型和P型MOS器件两者的CMOS器件。

本发明的目的之一在于至少减轻或克服现有技术中的上述问题。本发明的另一目的在于，提供一种半导体装置的制造方法，其能够改善器件的可靠性，尤其是NTBI性能。本发明的又一目的在于，在引入F来改善器件NTBI性能的同时，消除或减轻由于引入F而导致的对PMOS器件性能的影响。本发明的再一目的在于，减轻或消除由于引入F而导致的对器件的后续制造工艺步骤的影响。

根据本发明的一个实施例，提供了一种半导体装置的制造方法，所述半导体装置包括P沟道半导体器件，所述方法包括以下步骤：在衬底上形成栅极电介质层；在栅极电介质层上形成栅极材料层；对栅极材料层进行引入N型掺杂剂的毯式预掺杂；以及对栅极材料层的用于所述P沟道半导体器件的区域进行氟的预掺杂，以使得F能够被引入到衬底和栅极电介质层的用于所述P沟道半导体器件的区域之间的界面。

在一个实例中，所述对栅极材料层的用于所述P沟道半导体器件的区域进行氟的预掺杂包括：在栅极材料层上形成图案化的掩模，以露出栅极材料层的用于所述P沟道半导体器件的区域；以及对栅极材料层的所露出的区域进行氟的预掺杂。

在一个实例中，利用P型含F掺杂剂通过离子注入进行所述氟的预掺杂。

在一个实例中，所述P型含F掺杂剂为BF₂。

在一个实例中，所述离子注入的能量为1Kev至20KeV，剂量为1×10¹³至1×10¹⁶原子/cm²。

在一个实例中，所述半导体装置还包括N沟道半导体器件，其中所述栅极材料层还包括用于N沟道半导体器件的区域。

在一个实例中，所述P型含F掺杂剂中的P型杂质一部分用于抵消所引入的N型掺杂剂对在栅极材料层的用于所述P沟道半导体器件的区域的影响，另一部分用于调节栅极材料层的用于所述P沟道半导体器件的区域的耗尽。

在一个实例中，所述栅极材料为多晶硅。

在一个实例中，所述方法进一步包括将栅极材料层图案化以形成栅极，其中，所述将栅极材料层图案化是在所述氟的预掺杂之后进行的。

在一个实例中，所述栅极能够作为伪栅。