[发明专利]重叠标记及其制备方法

说明书

技术领域

本发明涉及一种重叠标记及其制备方法，特别涉及一种用于隔离层双重图案化工艺(spacer double patterning process)的重叠标记及其制备方法。

背景技术

随着集成电路(Integrated Circuit，IC)工艺的线宽持续缩小，元件的关键尺寸(critical dimension，CD)的控制愈来愈重要。当工艺需在一晶圆层上形成图案配置型态不同的两区域时，须对两区域的光阻层进行曝光条件不同的两次曝光，亦即进行双重曝光工艺，使得各区域分别具有预定的关键尺寸。当所形成图案的间距(pitch)小于单次曝光的解析度时，此时即可使用双重曝光工艺使得所形成图案的间距符合要求的尺寸。

对于制作良好的集成电路产品，通常执行多次图案转移过程，将集成电路图案转移至每一未处理层(non-processing layer)，以形成集成电路装置。因此，当半导体装置的关键尺寸愈来愈小，连续图案层的图案对准以减少错位就愈形重要了。

重叠标记可用于确保连续图案层之间的对准精度。也就是说，在形成连续的图案层之后，可通过参考所述多个连续图案层的重叠标记，执行确认重叠标记对准精度的步骤。

然而，传统的标记图案太薄而且具有相对于背景材料层极低的图像对比度。亦即，很难借由太薄的标记图案辨识重叠标记。因此，对于隔离层双重图案化工艺，很难使用传统的重叠标记来监视重叠性的表现。另外，传统的重叠标记不能用于重叠性的测量。

如上所述，现有的重叠标记存在着许多问题。因此，有必要提供一新的重叠标记及其制备方法，以解决上述问题。

发明内容

本发明的目的是提供一种重叠标记和一种重叠标记制备方法，以解决上述现有技术中的问题。

本发明提供一种重叠标记，在本发明的一实施例中，该重叠标记设置于一基板上，其包括多个标记单元，其中每一标记单元包括二纵向元件及多个横向元件，所述多个横向元件连接所述多个纵向元件以形成多个孔洞，所述多个孔洞显露该二纵向元件间的部分基板。

本发明另提供一种重叠标记制备方法。在本发明的一实施例中，该重叠标记制备方法包括以下步骤：形成一图案化层于一基板上，其中该图案化层包括至少一标记单元形成区域，每一标记单元形成区域包括二纵向凹部及多个横向凹部，所述多个横向凹部连接所述多个纵向凹部；由所述多个纵向凹部及所述多个横向凹部的侧壁成长一标记材料，使得该标记材料于所述多个纵向凹部及所述多个横向凹部中融合衔接；及移除该图案化层。

因为本发明的重叠标记的标记单元的宽度大于现有重叠标记的标记单元的宽度，因此本发明的重叠标记可以具有较高的图像对比度。亦即，对于隔离层双重图案化工艺，通过本发明的重叠标记可以有效地监视重叠性的表现，且可本发明的重叠标记可用于重叠性的测量。

上文已相当广泛地概述本发明的技术特征，以使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征将描述于下文。本发明所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中普通技术人员亦应了解，这类等效建构无法脱离所附的权利要求所界定的本发明的精神和范围。

附图说明

图1显示本发明一实施例一基板上的部分图案化层的上视图；

图2显示沿图1中线1-1的剖面侧视图，其显示图案化层的纵向凹部；

图3显示沿图1中线2-2的剖面侧视图，其显示图案化层的横向凹部；

图4显示本发明一实施例成长标记材料于图案化层中的示意图；

图5显示沿图4中线3-3的剖面侧视图；

图6显示沿图4中线4-4的剖面侧视图；

图7显示本发明一实施例的部分重叠标记的上视图；

图8显示沿图7中线5-5的剖面侧视图；

图9显示沿图7中线6-6的剖面侧视图；

图10显示本发明一基板上具有多个装置区域的上视图；

图11显示本发明一实施例位于该基板上的一重叠对准区域的重叠标记的局部放大图；及

图12-图14显示本发明标记单元的不同排列的示意图。

其中，附图标记说明如下：

5本发明的重叠标记

10图案化层

12标记单元形成区域

16纵向凹部

18横向凹部

20区块

22标记材料

30硅基板

40基板