[发明专利]一种基于图形化的SOI-ESD保护器件及其制作方法

说明书

技术领域

本发明涉及一种半导体器件，尤其涉及一种基于图形化的绝缘体上硅(SOI)ESD保护器件及其制作方法，属于半导体制造技术领域。

背景技术

绝缘体上硅(SOI)是二十一世纪的硅集成电路技术。SOI材料市场每年扩大约40％，预计到2010年，其规模将超过10亿美元，远远高于硅材料每年7.7％的增长率。SOI的大规模商用始于上世纪90年代末。1998年，IBM采用SOI技术在高速、低功耗、高可靠微电子主流产品上获得了突破。IBM于1999年进行了SOI逻辑器件的规模化生产，并达到体硅器件的成品率。2002年IBM用SOI技术推出了新型5AS/400服务器系列，它比目前高端机型的速度几乎快出4倍。另外，IBM公司还于2000年10月宣布了其历史上最大的一笔投资，斥资50亿美元进行先进芯片技术的规模化生产，其中之一为SOI技术。随着IBM公司取得成功，其他公司也纷纷跟进，2001-2002年间，引领世界半导体发展的几家公司如AMD、SONY、TOSHIBA等公司也进入了SOI领域，使得未来SOI的市场更加看好，SOI技术真正进入产业领域。

国内在SOI器件和电路研制方面展开工作的有中国科学院微电子研究所、中国科学院上海微系统所、中国科学院半导体所、北京大学、成都电子科技大学、中国电子科技集团公司第58所、航天时代集团第七七一研究所、无锡华润上华半导体有限公司等。开发具有自主知识产权的SOI集成电路工艺有利于缩短国内集成电路行业与国际水平的差距，推动芯片核心技术的国产化进程。

对于SOI电路来说，静电放电(ESD)保护面临着新的挑战。首先，SOI器件与体硅器件在结构上的区别导致了两者在ESD保护能力和保护电路设计上有很大的差别：由于薄硅膜厚度的限制及没有衬底/漏PN结，同等表面面积的SOI器件的PN结面积远小于体硅器件PN结面积。这样，SOI MOSFET的漏体结和三极管的cb结在ESD过程中就要承受更高的ESD电流密度，使功率密度更高，更容易在ESD过程中损坏；其次，由于SOl埋氧层的SiO₂的热导率只有Si的1/100，且器件之间完全被SiO₂隔离，当安培级的电流流经ESD器件，器件会被迅速加热到硅晶熔点，造成基于SOI的ESD器件永久性热失效。

鉴于此，我们拟开展关于SOI ESD保护器件的研究，尤其是针对SOI ESD保护器件的结构和工艺进行设计与优化。与体硅技术ESD保护器件相比，SOI ESD有其特殊性和难点，主要是因为SOI技术中的SiO₂绝缘层的存在不仅降低了器件的散热能力，而且阻断了纵向pn结的形成、导致局部卸载电流密度增大，使器件更容易热失效。因此，SOI ESD器件结构设计与工艺设计是不同于体硅技术的。

在国家超大规模集成电路专项的推动下，国内关于SOI技术的开发处于蓬勃发展的阶段。但是绝大部分国内半导体工艺线上仍然采用体硅ESD保护技术，根本原因是缺乏具有自主知识产权的SOI ESD保护方案。因此进行基于SOI技术ESD保护器件的研究迫在眉睫，势在必行。研究结果将为国内的SOI ESD保护电路设计提供理论和实践基础。

发明内容

本发明要解决的技术问题在于提供一种基于图形化的SOI ESD保护器件及其制作方法，可以有效的提高SOI电路的抗ESD能力。

为了解决上述技术问题，本发明采用如下技术方案：

一种基于图形化的SOI ESD保护器件，包括：

底层衬底；

位于所述底层衬底上的绝缘埋层；

位于所述绝缘埋层上的有源区；

以及穿过所述绝缘埋层连接所述有源区与底层衬底的导通栓；

其中，所述有源区包括P阱区和N阱区，所述P阱区和N阱区之间形成横向的PN结；所述导通栓位于所述PN结下方；在所述PN结之上设有场氧区；在所述P阱区之上设有阴极接触端；在所述N阱区之上设有阳极接触端。

优选地，所述阴极接触端包括位于所述P阱区上的第一N+区和第一P+区，在所述第一N+区和第一P+区之间设有第一隔离结构将它们隔开。

优选地，所述阳极接触端包括位于所述N阱区上的第二N+区和第二P+区，在所述第二N+区和第二P+区之间设有第二隔离结构将它们隔开。

优选地，所述场氧区厚度为1.2-1.3μm。

优选地，所述场氧区为在所述P阱区和N阱区表面热氧化生长而成的场氧化层。

此外，本发明还提供一种上述基于图形化的SOI ESD保护器件的制作方法，包括以下步骤：