[发明专利]三维半导体器件

权利要求书

1.一种三维半导体器件，包含：

模结构，具有间隙区；以及

互连结构，包括形成在所述间隙区中的多个互连图案，

其中，所述模结构包括限定所述互连图案的上表面和下表面的层间模以及在所述层间模下面的限定所述互连图案的侧壁的侧壁模。

2.根据权利要求1所述的三维半导体器件，其中，所述层间模在邻近所述侧壁模的区域中比在邻近所述互连图案的区域中厚，且所述层间模的宽度比所述侧壁模的宽度宽。

3.根据权利要求1所述的三维半导体器件，其中所述侧壁模由能够以所述层间模被蚀刻的约10倍至约200倍的速度被蚀刻的材料中的一种形成。

4.根据权利要求1所述的三维半导体器件，还包括：

基板，在所述模结构下面，所述基板包括单元阵列区和连接区；

在所述单元阵列区中的多个有源图案，所述有源图案穿透所述模结构并连接到所述基板；以及

信息存储元件，插置在所述有源图案与所述互连图案的侧壁之间。

5.根据权利要求4所述的三维半导体器件，其中所述侧壁模和邻近所述侧壁模的所述互连图案形成在与所述基板基本相同的高度处。

6.根据权利要求4所述的三维半导体器件，还包括：在所述互连图案之间的基板中形成的杂质区，

其中所述杂质区远离所述基板的位于所述侧壁模下面的部分而形成。

7.根据权利要求4所述的三维半导体器件，其中所述互连图案包括至少一种金属材料，以及

所述信息存储元件包括电荷存储层。

8.根据权利要求4所述的三维半导体器件，其中所述信息存储元件从所述有源图案与所述互连图案的侧壁之间的空间水平地延伸以覆盖所述互连图案的上表面和下表面。

9.根据权利要求8所述的三维半导体器件，其中所述信息存储元件从所述互连图案的上表面和下表面延伸，并且所述信息存储元件设置在所述互连图案与所述侧壁模的侧壁之间，从而使所述互连图案与所述侧壁模分离。

10.根据权利要求4所述的三维半导体器件，其中所述模结构包括在所述单元阵列区中彼此水平地间隔开的多个局部的模结构，所述互连结构包括多个局部的互连结构，该多个局部的互连结构包含依次堆叠的所述多个互连图案，以及

其中通过所述侧壁模水平地分离的两个局部的互连结构设置在一个局部的模结构中。

11.根据权利要求4所述的三维半导体器件，其中所述侧壁模的宽度小于所述有源图案中两个相邻的有源图案之间的距离。

12.根据权利要求4所述的三维半导体器件，其中所述互连结构还包括在所述连接区中依次堆叠的连接图案，每个连接图案包括：

互连部分，水平地连接所述互连图案；以及

接触焊盘部分，从所述互连部分水平地突出，其中随着所述连接图案与所述基板之间的距离增大，所述连接图案的所述接触焊盘部分的面积减小。

13.根据权利要求12所述的三维半导体器件，其中所述互连部分与所述互连图案相交并连接所述互连图案，所述接触焊盘部分的主轴平行于所述互连图案的主轴，

其中所述接触焊盘部分的沿与所述互连图案的主轴相交的方向测得的宽度彼此基本相同。

14.根据权利要求12所述的三维半导体器件，其中在每个互连图案中包括的接触焊盘部分的数目是二。

15.根据权利要求12所述的三维半导体器件，其中所述互连结构包括至少两个互连图案、一个互连部分和至少两个接触焊盘部分。

16.根据权利要求12所述的三维半导体器件，其中所述接触焊盘部分的沿与所述互连图案的主轴相交的方向测得的宽度与所述互连部分的沿所述互连图案的主轴的方向测得的宽度基本相同。

17.根据权利要求12所述的三维半导体器件，其中所述接触焊盘部分的沿与所述互连图案的主轴相交的方向测得的宽度与所述互连图案的宽度基本相同。

18.根据权利要求12所述的三维半导体器件，其中所述侧壁模包括在所述连接区中依次堆叠的外模，随着在所述外模与所述基板之间的距离增大，所述外模的面积减小。