[发明专利]具有金属栅极的半导体元件及其制作方法

说明书

技术领域

本发明涉及一种具有金属栅极(metal gate)的半导体元件及其制作方法，尤指一种实施后栅极(gate last)工艺的具有金属栅极的半导体元件及其制作方法。

背景技术

随着CMOS元件尺寸持续微缩，传统方法中利用降低栅极介电层的厚度，例如降低二氧化硅层的厚度，以达到最佳化目的的方法，面临到因电子的穿遂效应(tunneling effect)而导致漏电流过大的物理限制。为了有效延展逻辑元件的世代演进，高介电常数(high-K)材料因具有可有效降低物理极限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness，以下简称为EOT)下，有效降低漏电流并实现等效电容以控制沟道开关等优点，而被用以取代传统二氧化硅层或氮氧化硅层作为栅极介电层。

而传统的多晶硅栅极则因硼穿透(boron penetration)效应，导致元件效能降低等问题；且多晶硅栅极也遭遇难以避免的耗层效应(depletion effect)，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。故目前便有新的栅极材料被研制生产，其利用双功能函数(double work function)金属来取代传统的多晶硅栅极，用以作为匹配high-K栅极介电层的控制电极。

双功能函数金属栅极与NMOS元件搭配，则与PMOS元件搭配，因此使得相关元件的整合技术以及工艺控制更加复杂，且各材料的厚度与成分控制要求亦更加严苛。双功函数金属栅极的制作方法可概分为前栅极(gate first)工艺及后栅极(gate last)工艺两大类，其中前栅极工艺会在形成金属栅极后始进行源极/漏极超浅结面活化回火以及形成金属硅化物等高热预算工艺，因此使得材料的选择与调整面临较多的挑战。为避免上述高热预算环境并获得较宽的材料选择，业界提出以后栅极工艺取代前栅极工艺的方法。

而已知的后栅极工艺中，是先形成虚置栅极(dummy gate)或取代栅极(replacement gate)，并在完成一般MOS晶体管的制作后，将虚置/取代栅极移除而形成栅极凹槽(gate trench)，再依电性需求于栅极凹槽内填入不同的金属。由此可知，后栅极工艺虽可避免源极/漏极超浅结面活化回火以及形成金属硅化物等高热预算工艺，而具有较宽广的材料选择，但仍面临复杂工艺的整合性等可靠度要求。

发明内容

因此，本发明的目的是在于提供一种实施后栅极工艺的具有金属栅极的半导体元件制作方法。

根据本发明所提供的权利要求，提供一种具有金属栅极的半导体元件的制作方法，该方法首先提供基底，该基底上形成有至少一半导体元件与覆盖该半导体元件的接触洞蚀刻停止层(contact etch stop layer，以下简称为CESL)与介电层，且该半导体元件至少包含一虚置栅极。随后进行虚置栅极移除步骤，以于该半导体元件内形成至少一开口。该虚置栅极移除步骤同时移除部分该CESL，使该CESL的顶部低于该半导体元件与该介电层而形成多个凹槽。而在形成该开口与这些凹槽之后，进行凹槽移除步骤，以于该基底上形成约略平坦的介电层表面。

根据本发明所提供的权利要求，另提供一种具有金属栅极的半导体元件的制作方法，该方法首先提供基底，该基底上形成有至少一第一晶体管、第二晶体管、覆盖该第一晶体管与该第二晶体管的CESL与介电层。接下来进行第一虚置栅极移除步骤，以于该第一晶体管内形成第一开口。该第一虚置栅极移除步骤同时移除部分该CESL，使该CESL的顶部低于该第一晶体管与该介电层，而形成多个第一凹槽。在形成该第一开口与这些第一凹槽之后，进行第一蚀刻工艺，移除部分该介电层，使该介电层表面与这些第一凹槽底部共平面，随后于该第一开口内形成第一金属层。接下来进行第二虚置栅极移除步骤，以于该第二晶体管内形成第二开口，随后于该第二开口内形成第二金属层。