[发明专利]半导体元件金属栅极堆叠的制造方法

权利要求书

1.一种半导体元件金属栅极堆叠的制造方法，包括：

形成一高介电常数材料层于一半导体基板上；

形成一多晶硅层于该高介电常数材料层上；

图案化该高介电常数材料层与该多晶硅层，以形成一第一伪栅极于一第一场效应晶体管区域中与一第二伪栅极于一第二场效应晶体管区域中；

形成一层间介电材料于该半导体基板上；

对该半导体基板实施一第一化学机械研磨工艺，以露出该第一伪栅极与该第二伪栅极；

自该第一伪栅极移除该多晶硅层，以获得一第一栅极沟槽；

形成一第一金属栅电极于该第一栅极沟槽中；

对该半导体基板实施一第二化学机械研磨工艺；

形成一掩模覆盖该第一场效应晶体管区域，露出该第二伪栅极；

自该第二伪栅极移除该多晶硅层，以获得一第二栅极沟槽；

形成一第二金属栅电极于该第二栅极沟槽中；以及

对该半导体基板实施一第三化学机械研磨工艺。

2.如权利要求1所述的半导体元件金属栅极堆叠的制造方法，其中形成该掩模的步骤包括形成一氮化钛层。

3.如权利要求1所述的半导体元件金属栅极堆叠的制造方法，其中该第一金属栅电极包括一第一金属层，具有一第一工作函数，该第二金属栅电极包括一第二金属层，具有一第二工作函数，该第二工作函数不同于该第一工作函数。

4.如权利要求1所述的半导体元件金属栅极堆叠的制造方法，其中图案化该高介电常数材料层与该多晶硅层的步骤包括图案化该高介电常数材料层与该多晶硅层，以额外形成一多晶硅电阻器于一电阻器区域中。

5.如权利要求1所述的半导体元件金属栅极堆叠的制造方法，其中形成该掩模的步骤包括形成厚度大约介于2～20纳米的该掩模。

6.一种半导体元件金属栅极堆叠的制造方法，包括：

形成一高介电常数材料层于一半导体基板上；

形成一多晶硅层于该高介电常数材料层上；

图案化该高介电常数材料层与该多晶硅层，以形成一第一伪栅极于一p型场效应晶体管区域中、一第二伪栅极于一n型场效应晶体管区域中与一多晶硅电阻器于一电阻器区域中；

形成一层间介电材料于该半导体基板上；

自该第一伪栅极移除该多晶硅层，以获得一第一栅极沟槽；

形成一p型金属层于该第一栅极沟槽中；

形成一掩模覆盖该p型场效应晶体管区域与该电阻器区域；

自该第二伪栅极移除该多晶硅层，以获得一第二栅极沟槽；以及

形成一n型金属层于该第二栅极沟槽中。

7.如权利要求6所述的半导体元件金属栅极堆叠的制造方法，其中形成该掩模的步骤包括借由一物理气相沉积形成一氮化钛层。

8.如权利要求7所述的半导体元件金属栅极堆叠的制造方法，其中形成该氮化钛层的步骤包括形成厚度大约介于2～10纳米的该氮化钛层。

9.如权利要求6所述的半导体元件金属栅极堆叠的制造方法，其中形成该掩模的步骤包括形成一材料层，该材料层选自由氮化钛、氮化钽、氧化硅、氮化硅、碳化硅、光致抗蚀剂及其组合所组成的族群。

10.一种半导体元件金属栅极堆叠的制造方法，包括：

形成一第一伪栅极于一第一型场效应晶体管区域中、一第二伪栅极于一第二型场效应晶体管区域中与一电阻器于一电阻器区域中；

以一第一金属栅极取代该第一伪栅极，该第一金属栅极具有一第一工作函数；

形成一图案化材料层覆盖该第一金属栅极与该电阻器，露出该第二伪栅极；以及

以一第二金属栅极取代该第二伪栅极，该第二金属栅极具有一第二工作函数，该第二工作函数不同于该第一工作函数。