[发明专利]半导体装置

说明书

本申请是罗姆股份有限公司于2005年11月25日提交的名称为“半导 体装置”、申请号为200580005271.5的发明专利申请的分案申请。

技术领域

本发明涉及半导体装置，特别是涉及利用再布线的半导体装置。

背景技术

伴随着近年来的移动电话、PDA(Personal Digital Assistance)等的信息 终端设备的小型化，对于内部所使用的LSI等的半导体装置的小型化的要求 正在提高。在这样的状况下，被称为BGA(Ball Grid Array)结构的安装技 术正受到关注。

所谓BGA结构，不是如以往的QFP(Quad Flat Package)结构那样由引 线框与基板连接，而是利用被称为焊料突起或者焊料球的设置在半导体装置 的表面的端子与基板连接。根据这种BGA结构，能够在半导体装置的整个 表面具有与外部连接的端子，由于不需要部件周围的引线框，所以能够大幅 度地削减安装面积。

利用这样的BGA结构，开发出了被称为CSP(Chip Size Package)技术 的半导体芯片的面积与安装面积成为相同程度的封装技术。另外，也已开发 出了在半导体芯片上不通过基板而直接形成焊料突起的称为WL-CSP(Wafer  Level CSP)的技术，促进了半导体装置的小型化(专利文献1)。

适用这样的CSP技术的半导体装置，如专利文献1的图1所示，多数情 况下是在半导体装置的表面规则地配置由焊料突起形成的外部连接端子，并 与印刷基板连接。

另一方面，在半导体基板上形成半导体集成电路，用于进行信号的输入 输出的电极焊盘与QFP结构的情况相同，多是配置在半导体集成电路的外 周部。形成在该半导体集成电路上的外周部的电极焊盘通过再布线层引到规 则地配置的焊料突起的位置进行电连接。

专利文献1：特开2003-297961号公报

在适用CSP技术的半导体装置中，能够减小安装面积，但相反，各端子 间的距离变得接近。特别是在WL-CSP技术中，由于利用再布线将信号从半 导体芯片表面的电极引到突起的位置，并由被称为接线柱的电极部分与突起 连接，所以各电极间的寄生电容的存在不能忽略，各电极端子间的串扰或噪 声的引入等成为问题。

发明内容

本发明是鉴于这样的课题而形成的，其目的在于提供一种减少多个功能 块间的信号干涉的半导体装置。

为了解决上述课题，本发明的一种方式的半导体装置，其具有：半导体 基板，形成有包含多个功能块的集成电路；多个电极焊盘，被设在所述集成 电路上；保护膜，被形成在所述半导体基板及所述电极焊盘上并使电极焊盘 的上部开口地形成；多个第一再布线，连接于所述电极焊盘，并形成在所述 保护膜及电极焊盘上；多个外部电极，与所述多个第一再布线分别连接，成 为与外部电路的连接端子，并且按所连接的功能块而分类成多个外部电极 群，进而按照所分类后的各个外部电极群而分成多个区域地配置；第二再布 线，被设在相邻的两个所述区域之间，用于将相邻的两个区域电阻断，且连 接于外部电极的接地端子或电源电压端子。

所谓“设置在集成电路上的多个电极焊盘”是指为了对构成集成电路的 电路元件供给信号、引出信号或者接地等而设置的电极焊盘。另外，所谓“外 部电极”是指焊料突起、焊料球或者接线柱等作为与外部电路的连接端子起 作用的电极。

根据这种方式，在集成电路中，通过将不希望有信号干涉的多个功能块 分成多个区域形成，进而将与各自的功能块连接的外部电极分成多个区域配 置，并将外部电极彼此利用成为低阻抗的再布线进行电阻断，能够减少由再 布线分开的多个区域间的信号干涉。

可以是在多个功能块中，至少一个功能块是处理小信号的小信号电路。

另外，也可以是在多个功能块中，其它的功能块是处理大信号的大信号 电路。

所谓处理小信号的小信号电路是指例如进行数字信号处理的电路、或模 拟控制电路等，所谓处理大信号的大信号电路是指包含功率晶体管的处理大 电流或高电压的电路，但小信号电路和大信号电路也可以用信号电平的相对 关系区分。

也可以是与低阻抗的外部电极连接的再布线是与外部接地端子连接的 接地线或与电源电压端子连接的电源线。