[发明专利]制作半导体互连结构的方法

说明书

技术领域

本发明涉及半导体互连制造工艺，尤其涉及能够减小对低k金属间介电层的破坏的制作互连结构的方法。

背景技术

半导体集成电路技术的飞速发展不断对互连技术提出新的要求。随着半导体器件尺寸的不断收缩，互连结构变得越来越窄，从而导致互连电阻越来越高。铜借助其优异的导电性，现已成为集成电路技术领域中互连集成技术的解决方案之一，铜互连技术已广泛应用于90nm及65nm技术节点的工艺中。

在铜互连工艺中，由于金属连线之间的空间逐渐缩小，因此用于隔离金属连线之间的中间绝缘层(IMD)也变得越来越薄，这样会导致金属连线之间可能会发生不利的相互作用或串扰。现已发现，降低用于隔离金属连线层的中间绝缘层的介电常数(k)，可以有效地降低这种串扰。降低IMD材料的k值所带来的另一个好处是是可以有效降低互连的电阻电容(RC)延迟。因此，在90nm、65nm甚至45nm设计规则的应用中，超低k(k＜2.45)材料现在已越来越广泛地应用于Cu互连工艺中作为隔离金属铜的中间绝缘层。

超低k材料的使用对于半导体制造工艺提出了新的要求。在干法去除半导体结构中的光阻(photo resist)材料的过程中，通常采用含有氧的等离子源来实施光阻去除。然而，超低k材料中碳的浓度要远远高于一般的低k材料，因此，O₂或氧离子更容易与低k材料中的碳发生反应。该反应的结果会使超低k材料的k值升高，同时，材料遭到损坏。另一方面，为了降低材料k值，现在广泛使用的是多孔材料。然而，多孔性会导致材料的机械强度偏低，这也使得在等离子去除光阻过程中，超低k材料构成的IMD更容易受到破坏。因此，如何在半导体互连结构的制造过程中减少对超低k材料的损害，保持中间介电层的超低k值成为有待解决的问题。

为了减少对超低k材料的损害，通常采用的手段包括：利用低源功率、低压强的二氧化碳等离子进行光阻去除，利用低源功率、低压强的N₂/H₂等离子进行光阻去除，或者利用不含O₂/CO₂/N₂的蚀刻过程，在低压强、低源功率的环境下进行蚀刻，从而去除光阻。在另一些制造工艺中，在蚀刻金属沟槽之后，利用湿法蚀刻来去除残余的光阻材料。然而，上述方法各自也都具有不足之处，获得的沟槽形状和半导体器件性能仍然不够理想。

下面结合具体的例子说明现有技术中铜互连层的制造过程。图1A-1C示出了利用传统的大马士革工艺制作铜互连层的过程。如图1A所示，在前一互连层或有源器件层上以CVD方式覆盖一层介电层101，该介电层101由低k材料、超低k材料或者其组合构成。在一个例子中，介电层101包括k值约为2.45的黑钻材料BD(Black Diamond)和氮掺杂碳化物NDC(Nitrogen Doped Carbide)。更具体地，NDC使用C₃H₁₀Si作为其前体，BD使用[(C-H₃)₂-Si-O]₄作为其前体。可选地，介电层101还可以包含两个k值不同的BD层。在另一个例子中，介电层101的材料可以选自k值2.5-2.9的硅酸盐化合物(Hydrogen Silsesquioxane，简称为HSQ)、k值为2.2的甲基硅酸盐化合物(Methyl Silsesquioxane，简称MSQ)、k值为2.8的HOSP^TM(Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料)以及k值为2.65的SiLK^TM(Dow Chemical公司制造的一种低介电常数材料)等等。在图1A中，通过虚线示出，介电层101可以由不同k值的多个子介电层构成。介电层101的厚度根据当层导线的薄层电阻Rs所要求的大小来确定。在一个例子中，介电层101厚度为4000埃左右。