[发明专利]金属氧化物半导体场效应晶体管及其制造方法

说明书

技术领域

本发明涉及一种沟道层含有例如InGaAs、InAs或InAsSb的III-V族半导体的金属氧化物半导体场效应晶体管及其制造方法。

背景技术

本发明涉及沟道层含有例如InGaAs、InAs或InAsSb的III-V族半导体的金属氧化物半导体场效应晶体管(此后称之为“III-V族MOSFET(III-VMOSFET)”或“薄体MOSFET(thin body MOSFET)”)。在公知技术中，一般当III-V族MOSFET是形成在GaAs基底上时，会使用铟(In)摩尔分率低(＜30％)的InGaAs沟道；而当形成在InP基底上时，则会使用铟摩尔分率高(≈50-100％)的InGaAs沟道。具有铟(In)含量较高的沟道层的III-V族MOSFET也适合未来形成在硅基底上的CMOS应用。

在公知技术中，沟道具有高的铟摩尔分率的MOSFET使用一般的离子掺杂法形成源极与漏极延伸区域以降低寄生电阻，如Y.Xuan等人在“High-Performance Inversion-Type Enhancement-Mode InGaAs MOSFET withMaximum Drain Current Exceeding 1A/mm，”Electron Device letters，Vol.29，No.4，p.294(2008)中所述。0.5μm的装置其最终的有效寄生串联源极/漏极电阻(parasitic series source/drain resistance(R_sd))约为2000Ωμm，且次临界摆幅(subthreshold swing(S))为200mV/decade。公知技术还揭示无掺杂的III-V族MOSFET，其是使用极性与沟道相反并形成在栅极氧化层表面上的电荷层，借此降低源极/漏极延伸区域中的寄生电阻，如R.J.W.Hill等人在“1μmgate length，In_0.75Ga_0.25As channel，thin body n-MOSFET on InP substrate withtransconductance of 73μS/μm，”Electronics Letter，Vol.44，No.7，pp.498-500(2008)，与美国专利公开号2008/0102607中所述。在此例子中，1μm的装置其Rsd约为530Ωμm，且次临界摆幅为1100mV/decade。公知技术也揭示使用从源极接触延伸至漏极接触的单个氧化层，其同时在栅极下方与源极/漏极延伸区域中诱导出导电的表面沟道，如N.Li等人在“Properties of InAsmetal-oxide-semiconductor structures with atomic-layer-deposited Al₂O₃Dielectric，”Applied Physics Letters，Vol.92，143507(2008)中所述。N.Li等人测量5μm的装置得到R_sd为52,500Ωμm，且次临界摆幅为400mV/decade。而测量得的跨导(transconductance；g_m)非常小，为2.3μS/μm。

国际半导体技术蓝图(International Technology Roadmap forSemiconductors)显示22纳米及更小尺寸世代的CMOS装置需要符合R_sd≤155Ωum、S＜100mV/decade，且gm＝3000-4000μS/μm的条件。然而，所有的公知技术并无法达到上述需求。

发明内容

本发明为了解决现有技术的问题而提供一种金属氧化物半导体场效应晶体管，包括：一半导体基底；一沟道层，设置在该基底的顶表面上；一栅极介电层，插入一栅电极与该沟道层之间；以及介电延伸层，设置在该沟道层的顶部上，并插入该栅电极与欧姆接触之间；其中该栅极介电层包括一第一材料，该第一材料与该沟道层的顶表面形成一低缺陷的界面；以及其中该介电延伸层包括一不同于该第一材料的第二材料，该第二材料与该沟道层形成一导电表面沟道。