[发明专利]改善的晶圆级芯片尺寸封装

说明书

背景技术

用于封装半导体管芯的技术进展正在被市场对更小、成本更低且具有越来越多功能的电子器件的需求所驱动。芯片尺寸封装(CSP)包括若干不同的封装技术，其中被封装管芯的尺寸仅稍大于管芯自身的尺寸(例如，面积比不超过1.2∶1)。在CSP的一个范例中，可以向其上形成有焊球(或凸起)的封装(例如球栅阵列封装)上安装管芯，使得管芯利用引线键合电连接到封装，并可以利用BGA技术或倒装芯片键合将组装的封装安装到印刷电路板(PCB)上。

在晶圆级芯片尺寸封装(WLCSP)(也称为晶圆水平的封装)中，在将晶圆切割成管芯个体之前，在半导体晶圆上直接形成焊球(或凸起)。这样获得了非常紧凑的封装管芯并且实现了封装管芯的晶圆尺寸测试，这可能在成本和效率方面有益。

发明内容

提供这一发明内容以简化形式介绍精选的概念，在下文的具体实施方式中会进一步描述。该发明内容并非要标识所主张主题的关键特征或基本特征，也不是要用作确定所主张主题范围时的辅助。

描述了一种改善的晶圆级芯片尺寸封装技术，其不使用包封通孔(encapsulated via)在重定向层和半导体管芯上的焊盘环之内的焊盘之间进行连接。在实施例中，形成第一电介质层，使其终结于每个管芯上管芯的焊盘环之内。然后在导电层中形成迹线，其接触焊盘之一并且设置于开口边缘上方到达第一电介质层的表面上。可以使用这些迹线来形成焊盘和焊球之间的电连接。

第一方面提供了一种封装半导体器件，包括：半导体管芯，所述半导体管芯包括绕所述管芯的有源面的周边布置的多个焊盘；形成于所述有源面上的第一电介质层，其中所述第一电介质层终结于所述管芯有源面的周边周围的多个焊盘之内；形成于导电层中的多条迹线，其中每条迹线连接到所述多个焊盘之一并且包括形成于所述第一电介质层上的上部；布置成包封所述有源面的第二电介质层；以及多个焊料元件，每个所述焊料元件电连接到迹线的上部。

每条迹线可以形成于所述第一电介质层的终结上。

每条迹线可以直接连接到所述多个焊盘之一。

所述第二电介质层可以终结于所述管芯有源面的周边之外。

所述器件可以是晶圆级芯片尺寸封装器件。

第二方面提供了一种制造封装半导体器件的方法，包括：在包括半导体管芯阵列的半导体晶圆的有源面上形成第一电介质层，其中每个半导体管芯包括多个设置于所述管芯的有源面的周边周围的焊盘，所述第一电介质层终结于每个管芯上所述管芯的有源面的周边附近的多个焊盘之内；在所述有源面上的导电层和所述第一电介质层中形成多条迹线，其中管芯上的每条迹线包括形成于所述多个焊盘之一上的下部和形成于所述第一电介质层上的上部；在每个半导体管芯上形成第二电介质层；形成多个焊料元件，每个所述焊料元件电连接到迹线的上部；以及将所述半导体晶圆切割成多个封装半导体器件。

每条迹线可以包括形成于所述第一电介质层的终结上的中部。

每条迹线可以包括所述下部和所述中部之间的另一部分，所述另一部分形成于所述管芯的有源表面上。

在半导体晶圆的有源面上形成第一电介质层可以包括：在半导体晶圆的有源面上沉积第一电介质层；以及选择性蚀刻所述第一电介质层以在每个管芯上所述管芯的有源面的周边附近的多个焊盘之内终结所述第一电介质层。

所述器件可以是晶圆级芯片尺寸封装器件。

第三方面提供了一种基本如参考附图中的图3-4和6-7的任一幅所述的封装半导体器件。

第四方面提供了一种基本如参考附图中的图5所述的制造封装半导体器件的方法。

对于技术人员而言显然可以酌情组合优选特征，并且可以将优选特征与本发明任意方面组合。

附图说明

将参考以下附图以举例方式描述本发明的实施例，附图中：

图1和2示出了通过使用已知技术制造的WLCSP器件的截面和平面图；

图3示出了通过改善的WLCSP范例的截面；

图4示出了改善的WLCSP的另一范例的平面图；

图5示出了使用改善的WLCSP工艺制造封装半导体管芯的范例方法的流程图；以及

图6和7示出了经构图的电介质层的范例。

在所有附图中使用通用的附图标记以表示类似特征，应意识到，这些图中示出的层和布局仅仅是举例，并且未按比例绘制。

具体实施方式