[发明专利]一种半导体芯片结形貌显现方法

说明书

技术领域

本发明属于半导体芯片检测领域，特别涉及一种半导体芯片结形貌显现方法。

背景技术

PN结是半导体芯片工作的基础，由相邻的N型结和P型结构成，以下简称为结。

在芯片制造中，通过对芯片基材掺杂杂质而形成结，掺杂方法分为热扩散与离子注入两种方法。

通过显现并分析芯片基材中掺杂杂质的区域，即结形貌，可以达到对扩散、离子注入工艺的监控，对芯片产品性能的分析等目的。

结形貌的显现目前主要有SRP(扩展电阻测试)，SIMS(二次离子质谱仪)测试等。现有技术中无论是SRP(扩展电阻测试)，SIMS(二次离子质谱仪)测试操作都较为复杂。

发明内容

为了解决对现有技术中结形貌的显现操作较为复杂的问题，本发明实施例提供了一种半导体芯片结形貌显现方法，包括：

用化学试剂将芯片基板上方的电路结构全部去除，仅留下芯片基板；

对芯片基板中的结位置切片；

将切片后的芯片基板浸入染色试剂中预定时间后取出，显现芯片基板染色后的结形貌。

由本发明提供的具体实施方案可以看出，正是由于利用染色试剂染色实现结形貌的显现，因此操作较为简单。

附图说明

图1为本发明提供的第一实施例方法流程图；

图2为本发明提供的方法对芯片A基板染色后的示意图；

图3为本发明提供的方法对芯片B染色后的示意图；

图4为本发明提供的方法对芯片C基板染色后的示意图；

图5为本发明提供的方法对芯片D染色后的示意图。

具体实施方式

为了解决对现有技术中结形貌的显现操作较为复杂的问题，本发明第一实施例提供了一种半导体芯片结形貌显现方法，对需要确认的芯片结位置切片。将切片后的芯片浸入染色试剂中一定时间后取出，此时，结形貌即可显现出来。本实施例中的半导体芯片均指平面型芯片(即芯片表面电路结构与芯片基材表面平行的芯片，如CMOS，Planner DMOS，Metal Gate芯片。)在显微镜下观察切片后的芯片剖面上的结，由于结较小，一般在扫描电子显微镜下观察。去除芯片基板上方所有电路结构。用相同的结染色实验条件对芯片基板结染色，显现芯片基板染色后的结形貌。对比采用去除电路结构所显现的结形貌和未去除电路结构所显现的结类似形貌，判断未去除电路结构所显现的结类似形貌是否正确。由于直接利用染色试剂染色实现结形貌的显现，因此操作较为简单下面为本实施例方法流程如图1所示，包括：

步骤101：用化学试剂盐酸将芯片基板上方的包括钝化层、介质层、金属层和多晶硅层的电路结构全部去除，仅留下芯片基板。

当然化学试剂还可以采用氢氟酸和磷酸等。

步骤102：对需要确认结形貌的芯片基板切片。

步骤103：将切片后的芯片基板浸入染色试剂中预定时间后取出，显示染色结果，若在芯片基板结位置切片，则显现结形貌，否则，不显现结形貌。

染色试剂的原理为同一样品中，芯片基板的所有位置受到的腐蚀条件都是相同的，由于化学染色试剂对结和非结区的腐蚀速率不同，从而显现结，染色试剂包括：氢氟酸、醋酸、铬酸和硫酸铜等。切片后的芯片基板剖面上的结形貌是通过显微镜显现的，由于结较小，一般在扫描电子显微镜下显现观察芯片基板染色后的结形貌。

步骤104：对需要确认的芯片切片。

与步骤102中对芯片基板切片不同，本步骤中的半导体芯片包括芯片基板和其上方的电路结构，对芯片切片的位置与步骤102对芯片基板切片的位置相同。

步骤105：切片后，将芯片浸入染色试剂与步骤103相同的预定时间后取出，若显现出结类似形貌则执行步骤106。

若显现不出结类似形貌，则认为失败，会再次换个位置切片或重新调整染色条件重新执行步骤101-步骤105，直到显现出来结形貌，此时才有结果进而进行步骤106。

步骤106：将芯片染色后的结类似形貌和芯片基板染色后的染色结果比较，若芯片基板染色后的染色结果为显现结形貌，则说明芯片染色后的结类似形貌正确，否则不正确。

其中步骤104、步骤105可以在步骤101、步骤102或步骤103之前，在步骤104和步骤105之间也可以插入其它步骤如步骤101、步骤102和步骤103，但步骤101一定在步骤102之前，步骤102一定在步骤103之前，步骤104一定在步骤105之前，步骤101-步骤105一定在步骤106之前。