[发明专利]一种降低寄生电容的接触焊盘及其制备方法

说明书

技术领域

本发明属于半导体制造技术领域，具体涉及一种带全耗尽层区域的接触 焊盘及其制备方法。

背景技术

在半导体制造的封装技术领域中，当集成电路制造完成以后，由形成于 互连结构层表面的接触焊盘(Pad)与内部电路(internal circuits)做电 性连接，作为内部电路与外部信号间的介面，通常是以键合方式即金属线完 成外部电路和接触焊盘的电性连接，其中，外部信号包括电源信号、接地信 号和输入/输出信号等三种。

同时，随着芯片的特征尺寸不断变小，芯片的速度越来越快，对各种结 构的寄生电容要求越来越高，寄生电容越小，芯片的运行速度、频率特性等 更好。接触焊盘与半导体衬底之间由于存在介质层，以接触焊盘和半导体衬 底作两电极可以形成一个寄生电容，由于接触焊盘的面积相对较大，其寄生 电容对电路的影响不容忽视；由电容的计算公式可知，上下两电极之间的间 距(d)越大，电容越小，于是，现有技术中，提出了通过增大接触焊盘和 半导体衬底的间距来减小其寄生电容。

图1所示为现有技术的降低寄生电容的接触焊盘结构截面示意图。如图 1所示，接触焊盘包括形成于半导体衬底20之上的浅沟槽隔离(STI)层21 和形成于互连结构层30之中的焊盘金属层31，定义垂直于半导体衬底20 的上表面方向为Z方向，焊盘金属层31形成于浅沟槽隔离层21的正上方， 并且焊盘金属层31在A-A截面上的投影面积小于浅沟槽隔离层21在A-A截 面的面积；焊盘金属层31在该图实施例中为复合金属层结构，它包括第一 层焊盘金属层311、第二层焊盘金属层312以及用于连接第一层焊盘金属层 与第二层焊盘金属层的若干个孔洞(Via)313，这样的焊盘金属层结构中， 第二层焊盘金属层可以是互连结构层30中的不同金属层，从而可以方便的 将互连结构层30中内部金属线引出，并且通过Via的相互连接，顶层的第 一层焊盘金属层在受外部应力的情况下不容易被剥离，具体实际应用中，焊 盘金属层可能不仅包括两层。由于，焊盘金属层31之下区域的衬底都用来 形成浅沟槽隔离层，所以，半导体衬底上分成了有源器件区200和接触焊盘 区100，焊盘区100的半导体衬底中不形成器件，仅设置浅沟槽隔离层21。 通过设置浅沟槽隔离层21，接触焊盘的焊盘金属层31与半导体衬底20之间 的距离d增大，从而降低了焊盘金属层31与半导体衬底20之间的寄生电容。

但是，图1所示现有技术的降低寄生电容的STI区具有明显的缺点：(1) 由于浅沟槽隔离层的形成需要CMP(Chemical Mechanical Planarization， 化学机械平坦化)过程来完成，由于CMP有堞形(Dishing)效应，一般不 容易实现在焊盘金属层正下方区域全部加STI层；(2)由于STI层的制备工 艺特点，决定了STI层的高度(Z方向的深度)有限，这将限制d值的扩大， 进一步限制降低寄生电容的效果。

发明内容

本发明要解决的技术问题是，提出一种不限于STI技术的、能降低寄生 电容的接触焊盘结构。

为解决上述技术问题，本发明提供的一种接触焊盘，包括焊盘金属层、 以及通过第一类型半导体掺杂和第二类型半导体掺杂在相邻区域之间交叉 进行而形成的全耗尽层区域，所述全耗尽层区域位于所述焊盘金属层的正下 方、并形成于半导体衬底的上表层。

根据本发明提供的接触焊盘，其中，所述全耗尽层区域在平行于半导体 衬底上表面的截面的面积大于或等于焊盘金属层在平行于半导体衬底上表 面的截面的面积。所述焊盘金属层是两层或两层以上，所述焊盘金属层包括 用于连接不同焊盘金属层的多个孔洞。全耗尽层区域在垂直于半导体衬底上 表面方向的厚度范围为0.2μm至2μm。所述掺杂通过离子注入实现。

作为较佳技术方案，所述第一类型为N型，所述第二类型为P型；所述 全耗尽层区域包括N型掺杂区域和P型掺杂区域，所述N型掺杂区域的N型 掺杂浓度与P型掺杂区域的P型掺杂浓度相互匹配，使所述N型掺杂区域和 P型掺杂区域都形成全耗尽；所述N型掺杂区域在平行于半导体衬底上表面 的截面图形为正方形，所述P型掺杂区域在平行于半导体衬底上表面的截面 图形为正方形，每个N型掺杂区域四周为P型掺杂区域，每个P型掺杂区域 四周为N型掺杂区域；所述N型掺杂区域在平行于半导体衬底上表面的截面 图形为长方形，所述P型掺杂区域在半导体衬底上表面的截面图形为长方形。