[发明专利]一种降低寄生电容的接触焊盘及其制备方法

权利要求书

1.一种接触焊盘，包括焊盘金属层，其特征在于，还包括通过第一 类型半导体掺杂和第二类型半导体掺杂在相邻区域之间交叉进行而形成 的全耗尽层区域，所述全耗尽层区域位于所述焊盘金属层的正下方、并 形成于半导体衬底的上表层；

其中，所述焊盘金属层形成于互连结构层中且所述半导体衬底位于 互连结构层之下。

2.根据权利要求1所述的接触焊盘，其特征在于，所述全耗尽层区 域在平行于半导体衬底上表面的截面的面积大于或等于焊盘金属层在平 行于半导体衬底上表面的截面的面积。

3.根据权利要求1所述的接触焊盘，其特征在于，所述焊盘金属层 是两层或两层以上，所述焊盘金属层包括用于连接不同焊盘金属层的多 个孔洞。

4.根据权利要求1所述的接触焊盘，其特征在于，所述第一类型为 N型，所述第二类型为P型。

5.根据权利要求4所述的接触焊盘，其特征在于，所述全耗尽层区 域包括N型掺杂区域和P型掺杂区域，所述N型掺杂区域的N型掺杂浓 度与P型掺杂区域的P型掺杂浓度相互匹配，使所述N型掺杂区域和P 型掺杂区域都形成全耗尽。

6.根据权利要求5所述的接触焊盘，其特征在于，所述N型掺杂区 域在平行于半导体衬底上表面的截面图形为正方形，所述P型掺杂区域 在平行于半导体衬底上表面的截面图形为正方形，每个N型掺杂区域四 周为P型掺杂区域，每个P型掺杂区域四周为N型掺杂区域。

7.根据权利要求5所述的接触焊盘，其特征在于，所述N型掺杂区 域在平行于半导体衬底上表面的截面图形为长方形，所述P型掺杂区域 在半导体衬底上表面的截面图形为长方形。

8.根据权利要求1所述的接触焊盘，其特征在于，全耗尽层区域在 垂直于半导体衬底上表面方向的厚度范围为0.2μm至2μm。

9.根据权利要求1所述的接触焊盘，其特征在于，所述掺杂通过离 子注入实现。

10.根据权利要求1所述的接触焊盘，其特征在于，所述接触焊盘 还包括形成于半导体衬底之中的浅沟槽隔离层，所述浅沟槽隔离层相邻位 于耗尽层区域之上。

11.根据权利要求10所述的接触焊盘，其特征在于，所述浅沟槽隔 离层和耗尽层区域在平行于半导体衬底上表面的截面的形状大小相同。

12.一种制备如权利要求1所述接触焊盘的方法，其特征在于，包 括以下步骤：

(1)提供半导体衬底，在所述半导体衬底的上表层的第一区域上进 行第一类型半导体掺杂，在所述半导体衬底的上表层的第二区域上进行第 二类型半导体掺杂，其中，第二区域与所述第一区域相互相邻交叉分布， 使第二区域与第一区域共同形成全耗尽层区域；

(2)在所述全耗尽层区域的正上方构图制备焊盘金属层，其中，所 述焊盘金属层形成于互连结构层中且所述半导体衬底位于互连结构层之 下。

13.根据权利要求12所述的方法，其特征在于，所述步骤(2)通 过以下步骤实现：

(2a)在所述半导体衬底上构造互连结构层时，在预定的某一金属 层中构图形成第二层焊盘金属层；

(2b)在所述第二层焊盘金属层上形成第一层焊盘金属层以及若干 个用于连接第二层焊盘金属层和第一层焊盘金属层的孔洞。

14.根据权利要求12所述的方法，其特征在于，所述掺杂是通过离 子注入实现。

15.根据权利要求12所述的方法，其特征在于，所述第一类型半导 体掺杂和在半导体衬底的有源器件区上形成MOS器件时的第一类型半 导体掺杂同步进行，所述第二类型半导体掺杂和半导体衬底的有源器件区 上形成MOS器件时的第二类型半导体掺杂同步进行。

16.根据权利要求12或15所述的方法，其特征在于，所述第一类 型为N型，所述第二类型为P型。

17.根据权利要求12所述的方法，其特征在于，所述全耗尽层区域 在平行于半导体衬底上表面的截面的面积大于或等于焊盘金属层在平行 于半导体衬底上表面的截面的面积。