[发明专利]带有内嵌电容的电阻串分压装置

说明书

技术领域

本发明涉及集成电路设计与制造技术领域，特别涉及带有内嵌电容的电阻串分压装置。 

背景技术

电阻串常被作为分压器，广泛应用于数模转换器(Digital to analog convertor，DAC)、模数转换器(analog to digital convertor，ADC)或其它需要额定参考电压的集成电路中。 

图1和图2示出了半导体集成电路中的电阻串分压装置示意图，其中图1是等效电路，图2示出了集成电路的实际构造。R0至R3为依次串联的电阻连接在集成电路上的两个节点之间，由连续的多晶硅材料构成；最左端的R3连接节点1(node1)，最右端的R0接节点2(node2)。T1-T3位于电阻串中电阻和电阻之间，是分电压输出端，通过接触孔和金属引线引出。开关是实际应用中的集成电路上的开关元件，图中表示为SW1A-SW3A，分别连接到对应的T1-T3，用于控制是否让输出端输出电压VOUT。 

理想情况下，恒定电流只从node1通过电阻串流向node2，在T1-T3形成电位梯度，而开关所在电路中通过的电流始终为零。但在实际半导体集成电路中，开关由金属氧化物半导体(MOS)器件构成，MOS的沟道中会有电荷存储，当开关断开或闭合的瞬间，存储电荷会从沟道中流入或流出，产生瞬时电流，该瞬时电流会使流经电阻串上的电流产生波动，结果会影响到其他各个输出端的电压，使其产生瞬时扰动，从而造成对整个电路的不良影响。通过如下仿真可以看出瞬时电流的影响。 

用32个电阻组成类似于图1所示电路电阻串，并将两个这样的电阻串用在10位2分段数模转换器(DAC)中作仿真，让电阻串上的开关依次断开或闭合，测量电阻串中经过的电流。图5中的实线表示出了测量得到的电流大小。可以看出，在开关断开或闭合的时刻，电流曲线出现剧烈锯齿，最高尖峰幅度达6.4uA。

现有技术中，对此的解决方案，是对通过对每个开关附加一个虚开关(dummy switch)，图3为采用dummy switch技术的电阻串的等效电路示意图；图3中SW1B-SW3B为虚开关。保证虚开关控制电压和与之对应的开关本身控制电压的逻辑总是互补状态，例如开关SW1A和SW1B的控制电压逻辑总是互补状态。如此可降低开关对电阻串的影响，但增加虚开关会额外占用晶片面积，并且使整个电路的设计和布局变的相当复杂，结果使电流锯齿降低幅度十分有限。 

发明内容

有鉴于此，本发明提出一种带有内嵌电容的电阻串分压装置，可以极大消除开关断开或闭合时对电阻串瞬时电流波动影响。 

本发明提出的带有内嵌电容的电阻串分压装置应用于半导体集成电路晶片中，所述电阻串分压装置包括多于一个的电阻，所述电阻依次串联形成电阻串；相邻电阻之间有电压输出端，可作为分压输出连接端； 

沿所述电阻串方向有与所述电阻串并行分布的内嵌电容；所述内嵌电容由三层构成，包括第一极板和第二极板，及间隔两个极板中间的绝缘介电层；所述电阻串构成所述的内嵌电容的第一极板；第二极板接交流的接地端。 

所述电阻的构成材料包括单晶硅、多晶硅、铜或铝。 

所述内嵌电容的第二极板的构成材料包括单晶硅、多晶硅、铜或铝。 

所述内嵌电容绝缘介电层的构成材料包括氧化硅SiO₂，氮化硅Si₃N₄，氧化铪HfO₂或氧化锆ZrO₂。 

所述绝缘介电层的厚度取值范围为2nm至50nm。 

从以上技术方案可以看出，本发明的带内嵌电容的电阻串分压装置相当于在电阻串的每一个电压输出端都连接一个低通滤波电容，能够有效削减开关断开或闭合所引起扰动电流对分压装置的影响。如图6中的圆圈所示，在开关断开或闭合的时刻，电流锯齿基本消除，最高尖峰幅度仅0.1uA，较之前未采用带内嵌电容的电阻串分压装置的结果缩小了60倍之多。 

该电容可直接由CMOS工艺制作，无需额外的附加工艺和制程，结构简单，易于实现；另外，由于是嵌入式结构，故不会增加电路设计和版图布局的复杂度，不会增加额外的芯片占用面积；由于电容有效容值大，保证电路的抗扰动性能有很大提高。 

附图说明

图1为现有技术的电阻串的等效电路示意图； 

图2为现有技术的电阻串的构成示意图； 

图3为采用dummy switch技术的电阻串的等效电路示意图；