[发明专利]半导体装置及其制造方法

说明书

相关申请的交叉引用

本申请基于2007年9月12日在日本提交的日本专利申请号2007-236710并要求其优先权，其全部内容通过参考结合于此。

技术领域

【0001】

本发明涉及具备MOSFET的半导体装置及其制造方法。

背景技术

【0002】

以高频移动通信的惊人普及为代表，借助超高速高功能半导体装置的实现，社会生活的信息化正在明显地进行中。与此同时，对它们中采用的各个半导体元件的高速化、微细化、大规模集成化、单芯片化的要求也随着时间而增加。但是，在考虑作为这些半导体元件的主要构成要素的MOSFET的微细化、高速化时，伴随有各种困难。

【0003】

例如，随着MOSFET的沟道长度即栅极电极长度的缩小，阈值电压降低(短沟道效应)。若形成与半导体电路的设计时意图的阈值电压不同的元件，则引起与设计意图不同的元件动作，损害整个电路的功能。而且，由于阈值电压依存于栅极电极的加工尺寸，即使是少量的加工偏移，也不可能获得目标特性的元件，在需要大量的均一元件的半导体电路如DRAM(Dynamic Random Access Memory：动态随机存取存储器)的制造中，非常不方便。

【0004】

这样的短沟道效应，是由MOSFET的源极电极及漏极电极部分中的电场失真随着沟道长度的缩小而影响到沟道部分中央的附近而导致的。该影响可以通过使源极区域及漏极区域形成的pn结的结位置接近半导体表面，即，使pn结“变浅”来避免。但是，若只是使pn结变浅，则由此构成的源极电极及漏极电极的电阻增大，阻碍在元件中传递的信号的高速传达。

【0005】

为了应对该问题而实现源极电极及漏极电极的低电阻化，将源极区域及漏极区域的上部的一部分与金属化合(硅化(silicide化))。作为用于进行硅化的金属种类，使用Co、Ti、Ni这样的元素。这些元素中，在采用细线形状时不会观察到电气电阻的上升(细线效应)、可以与微细化LSI对应的硅化用金属种类是Ni。Si和Ni的金属化合反应(硅化反应)可以以低于CoSi₂的形成温度即800℃的温度450℃进行，此时，形成作为低电气电阻相的称为NiSi的相。NiSi相若进一步执行高温的热处理，则在750℃左右转移到电气电阻高的称为NiSi₂的最终相。用于LSI时，形成电阻率小的NiSi相。

【0006】

但是，形成低电阻相的NiSi后，为了获得该硅化层和金属布线的电气接合，必须进行500℃、90分左右的低温热处理，但是此时，报告发生了Ni原子急速扩散，仅通过该热处理就达到140nm的深度的状况(例如，参照M.Tsuchiaki，Jpn.J.Appl.Phys.，Vol.43，p.5166(2004))。

【0007】

这样，金属原子的高速扩散不可避免地在金属和硅的接触面进行。通过深度侵入硅基板的金属原子，在硅禁带中，形成导致漏电流产生的能级。当然，若在源极区域及漏极区域的结部分形成能级，则在此产生漏电流。电流经由源极区域及漏极区域的结而漏出后，元件的动作受损，在DRAM等的存储元件中，写入的信息丢失，半导体装置的本来的功能丧失。

【0008】

为了应对这样的问题，以往采用：在要形成源极电极及漏极电极的半导体基板的表面部分，选择性地追加形成半导体物质(例如硅)，使该区域的表面移动到原来的半导体表面即形成了沟道的面的上方，经由该追加形成的表面，进行源极区域及漏极区域的pn结的形成及硅化层的形成，从而使结的位置相对于本来的半导体表面即形成了沟道的面而言较浅，但相对于追加形成的表面则较深，从而可确保形成源极区域及漏极区域的电极部分的厚度(扩散层的厚度)这样的高架源极/漏极法(Elevated source drain method)。这样的选择硅生长是可以采用外延生长法来实现的。

【0009】

但是，在与栅极电极邻接的区域，选择硅生长膜的膜厚变薄。因而，从沉积了金属的层到结面的最短距离由该部分决定，即使如何加厚选择硅生长膜，抑制结漏电流的功能也有限。

【0010】

结果，若在栅极电极的附近形成的结极浅的源极/漏极扩展区域上追加形成硅层并将其硅化，则立即产生大的结漏电流。因此，无法在源极/漏极扩展区域上形成金属化合层，该部分的电气电阻变得非常高，产生大的电位降。即，对元件施加的电位无法充分传达到沟道部分，妨碍高驱动力的MOSFET的实现。

【0011】