[发明专利]延迟电路、半导体控制电路、显示设备和电子装置

权利要求书

1.一种延迟电路，用于以两级进行充电和放电之一，并用于延迟信号， 所述延迟电路包括：

输出部分，被配置用于输出延迟的信号；

两个电源；以及

延迟倒相器；其中

所述延迟倒相器具有用于第一次充电和第一次放电之一的、沟道类型一 致的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管彼此串联 连接在所述输出部分和一个电源之间，并且所述延迟倒相器具有用于第二次 充电和第二次放电之一的、与所述第一晶体管和所述第二晶体管沟道类型不 同的第三晶体管，所述第三晶体管与所述第一晶体管和所述第二晶体管之一 并行连接，

与所述延迟倒相器的输入脉冲反相的脉冲被供应至所述第一晶体管和所 述第二晶体管的栅极，并且通过所述反相的脉冲进行第一次充电和第一次放 电之一，以及

所述延迟反相器的输入脉冲被供应至所述第三晶体管的栅极，并且通过 所述延迟倒相器的输入脉冲进行第二次充电和第二次放电之一。

2.一种延迟电路，用于以两级进行充电和放电之一，并用于延迟信号， 所述延迟电路包括：

输出部分，被配置用于输出延迟的信号；

两个电源；以及

延迟倒相器；其中

所述延迟倒相器具有用于第一次充电和第一次放电之一的、沟道类型一 致的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管彼此串联 连接在所述输出部分和一个电源之间，并且所述延迟倒相器具有用于第二次 充电和第二次放电之一的、与所述第一晶体管和所述第二晶体管沟道类型不 同的第三晶体管，所述第三晶体管与所述第一晶体管和所述第二晶体管之一 并行连接，

与所述延迟倒相器的输入脉冲反相的脉冲被供应至所述第一晶体管和所 述第二晶体管的栅极，并且通过所述反相的脉冲进行第一次充电和第一次放 电之一，以及

所述延迟反相器的输入脉冲被供应至所述第三晶体管的栅极，并且通过 所述延迟倒相器的输入脉冲进行第二次充电和第二次放电之一，以及

所述延迟倒相器具有用于第一次充电和第一次放电之另一个的、与所述 第三晶体管沟道类型相同的第四晶体管和第五晶体管，所述第四晶体管和所 述第五晶体管彼此串联连接在所述输出部分和另一电源之间，并且所述延迟 倒相器具有用于第二次充电和第二次放电之另一个的、与所述第一晶体管和 所述第二晶体管沟道类型相同的第六晶体管，所述第六晶体管与所述第四晶 体管和所述第五晶体管之一并行连接，

与所述延迟倒相器的输入脉冲反相的脉冲被供应至所述第四晶体管和所 述第五晶体管的栅极，并且通过所述反相的脉冲进行第一次充电和第一次放 电之另一个，以及

所述延迟反相器的输入脉冲被供应至所述第六晶体管的栅极，并且通过 所述延迟倒相器的输入脉冲进行第二次充电和第二次放电之另一个，。