[发明专利]布线基板,及其设计方法,和电子设备无效
申请号: | 200810210455.0 | 申请日: | 2008-08-13 |
公开(公告)号: | CN101378044A | 公开(公告)日: | 2009-03-04 |
发明(设计)人: | 辻村俊博 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L23/498;H01L23/66;H01L25/00;H05K1/02;H05K1/18;G06F17/50 |
代理公司: | 上海市华诚律师事务所 | 代理人: | 丁利华 |
地址: | 日本国东京*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 布线 及其 设计 方法 电子设备 | ||
背景技术
本发明的一个实施例涉及抑制面积增加的布线基板,该布线基板的设计方法,以及 电子设备。
布线基板的设计随着频率增加而已经变得困难。当IC驱动器的输出阻抗与传输线的 特性阻抗相同时,无反射噪声发生。然而,为获得阻抗匹配而调节传输线的阻抗将增加 线的宽度。虽然还有通过插入阻尼电阻器等等获得阻抗匹配的方法,必须接近于IC驱动 器插入电阻器,基板并且为了元件安装而在布线基板的表面上配线。这些产生布线基板 面积增加和元件成本增加的问题。
日本专利申请KOKAI公开号2001-127192公开了半导体器件安装基板,其中使得从电 极极基板中取出的线为窄并且具有不受由于阻抗失配而造成的反射的影响的长度,而使 得其它的元件中的配线为粗。
如上所述,当调节传输线的阻抗以获得阻抗匹配时,线宽度增加,因此布线基板的 面积增加。此外,为获得阻抗匹配而插入阻尼电阻器等等将增加布线基板的面积并且增 加成本。
另外,以上文献未能公开不受由于阻抗失配而造成的反射的影响的规定长度。
发明内容
本发明的目标是提供能够抑制面积和成本增加的布线基板,该布线基板的设计方法 ,以及具有能够抑制面积和成本增加的布线基板的电子设备。
根据本发明的方面,布线基板包含:配备以在第一半导体芯片和第二半导体芯片之 间进行通信的传输线,其中传输线是由具有与第一半导体芯片的输出阻抗和第二半导体 芯片的输出阻抗的一个相配的特性阻抗的分布常数配线部,以及比分布常数配线部更窄 并且比能够被认为是集总常数电路的长度更短的集总常数配线部形成的。
根据本发明,有可能抑制布线基板面积增加和成本增加。
本发明另外的目标和优点将在随后的描述中被阐述,并且在某种程度上将从那些描 述中变得显而易见,或可以通过本发明的实践得知。本发明的目标和优点可以借助于以 下特别指出的工具与组合被实现并获得。
附图说明
图1是表示根据本发明实施例的电子设备的结构的示例性立体图;
图2是表示配备在图1中表示的电子设备内,并且其上安装半导体芯片的布线基板一 部分的结构的示例性的平面图;
图3是表示将第一半导体芯片和第二半导体芯片之间的信号流提供给由仅图2中表示 的集总常数配线部形成的信号线的情况下,信号波形仿真结果的示例性的波形图;
图4是表示将第一半导体芯片和第二半导体芯片之间的信号流提供给由仅图2中表示 的分布常数配线部形成的信号线的情况下,信号波形仿真结果的示例性的波形图;
图5是表示将第一半导体芯片和第二半导体芯片之间的信号流提供给图2中表示的信 号线的情况下,信号波形仿真结果的示例性的波形图;
图6是表示传输线的变化例的图;
图7是表示根据本发明实施例的布线基板设计方法的过程的示例性的流程图;
图8是表示能够被认为是集总常数电路的配线长度的计算方法的过程的示例性的流程 图;
图9是表示微带配线的模型的示例性的图;以及
图10是表示条带配线模型的示例性的图。
具体实施方式
以下将参考附图说明根据本发明的各种的实施例。
首先,参考图1解释根据本发明实施例的电子设备的结构。电子设备被实现为能够由 电池驱动的笔记本型个人计算机10。
图1是在显示单元被打开的状态下笔记本型个人计算机10的立体图。计算机10包含计 算机主体11和显示单元12。显示单元12装备有由液晶显示器(LCD)17和背光形成的显示 面基板,并且LCD 17的显示屏幕被安置在显示单元12的大致中心位置。LCD 17是由透过 型液晶面基板形成的。
显示单元12由计算机主体11支持,并且附着于计算机主体11,以致显示单元12在计 算机主体11的顶表面暴露的开启位置和计算机主体11的顶表面被覆盖的闭合位置之间可 旋转。计算机主体11具有薄盒形的罩。计算机主体11的顶表面配备有键盘13,对计算机 10电源开/关的电源按钮14,输入操作面基板15,和触摸基板16,等等。
输入操作面基板15是输入对应于按钮的事件的输入装置,并具有多个启动各功能的 按钮。
图2是表示配备在图1中表示的电子设备内,并且其上安装半导体芯片的布线基板结 构的一部分的示例性的平面图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810210455.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:组合驱动系统
- 下一篇:用于轿车搪塑仪表板的组合仪表帽檐结构