[发明专利]开窗型半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，特别是涉及一种开窗型半导体封装件及其制法。 

背景技术

开窗型球栅阵列(Window Ball Grid Array)半导体封装件是在所使用的基板开设至少一贯穿该基板的通孔，以供芯片以覆盖该通孔的方式接置于该基板的一表面上，并利用穿过该通孔中的焊线电性连接该芯片与基板，且在基板的另一相对表面上植设多个焊球，从而使芯片与外界电子元件连接，因此，即可由此设计而令中央焊垫型(Central-Pad Type)芯片缩短其焊线长度，以降低电讯传输阻抗，进而可提升其电性及降低整体封装件的厚度。 

例如第5777391号、第6218731号、第6326700号、第6265768号、第6667560号、第6847104号、第6870274号、第6822337号、第7199453号、与第7274107号等美国专利，均是提出开窗型球栅阵列封装件的相关结构与制法，以解决现有封装件的电性或尺寸限制。如图1所示，为现有开窗型球栅阵列半导体封装件1，其包括提供一具有一下表面101的基板10，该基板10还开设有一贯穿该基板10的开口102，以将一芯片12以面朝下方式接置于该基板10上并覆盖住开口102，使该芯片12的作用表面上的焊垫121外露于该开口102，从而以焊线13分别焊接该芯片12的焊垫121与该基板10的下表面101，而电性连接该芯片12与基板10。接着，在该基板10的下表面101上形成一第一封装胶体14，用以包覆该焊线13并填充基板10的开口102，且还形成一第二封装胶体15以包覆住芯片12。最后，植接多个焊球16于基板10的下表面101上，以作为半导体封装件1的输出/输入(Input/Output，I/O)端，以使芯片12通过电性连接至外界装置如印刷电路板(Printted Circuit Board)。 

此一开窗型球栅阵列封装件虽通过在基板开设有至少一贯穿基板的开口，使芯片以覆盖该开口的方式接置于基板上，并利用形成于该开口中的焊线电性连接至该基板，得以缩短焊线长度，因而有效增进芯片与基板间的电性传递及性能。但是，此种封装结构需以基板为基础，以将芯片通过粘着剂粘着于该基板上，在封装件制作过程中，稍一不慎即可能损及基板及芯片功能，且因基板及芯片价格均高，任一者的受损即会导致封装成本的提高。 

为解决上述问题，业界遂提出一种无须使用基座的半导体封装件，如图2所示，包括介电(Dielectric)材料层20，在其预定部位开设有多个贯穿介电材料层20的开口200，敷设于各该介电材料层20的开口200中的焊料(Solder)21，形成于该介电材料层20及焊料21上的第一薄铜层22，以及敷设于该第一薄铜层22上以供形成导电迹线层230的第二铜层23，其中，该导电迹线层230具有一终端231，该导电迹线层230的终端231上敷设有金属层241，从而使芯片25接置于该导电迹线层230上，并通过多个导电元件26电性连接该芯片25及该终端231，再以封装胶体27包覆该芯片25及导电迹线层230，而使该介电材料层20及焊料21外露出该封装胶体27。 

此种封装件无需使用基座(如预制的导线架、基板等)作为芯片承载件，可降低半导体封装件的制造成本，同时，使导电迹线层得因应芯片的集成化程度或其上焊垫分布情况弹性地布设并能深入与芯片焊连的焊线的布设区域，以有效缩短用以将芯片电性连接至导电迹线层的终端的焊线弧长，而减少芯片与导电迹线层间的电性连接路径，但是上述封装件的制法并无法应用于具有中央焊垫式(center-pad)动态随机存取记忆体(Dynamic Random Access Memory，DRAM)芯片的开窗型半导体封装件中。 

因此，如何提出一种开窗型半导体封装件及其制法以克服现有技术的种种缺陷，实已成为目前急待克服的难题。 

发明内容

鉴于上述现有技术的种种缺点，本发明的主要目的是提供一种无需使用基板的开窗型半导体封装件及其制法。