[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，尤其涉及具有静电保护元件的半导体装置。

背景技术

近年来，在越来越高度集成的半导体装置中，构成半导体装置的内部电路 很微小，由于外部产生的静电引起的电涌而很容易将其破坏。因此，半导体装 置中设有用于保护内部电路免受由静电引起的电涌的破坏的静电保护元件。

图11是列举了现有的半导体装置100的电路的图。参照图11，半导体装置 100具有：内部电路101、电源区102、输入输出区103、接地区104、静电保护 元件105、A1铝配线106和接地配线(GND线)106G。R101-R103表示具有接 地配线106G的阻抗(实际上并未插入电阻)。

图11中，电源区102及输入输出区103利用铝配线106连接在内部电路101 及静电保护元件105的一端。内部电路101及静电保护元件105的另一端利用接 地配线106G连接在接地区104上。连接内部电路101及静电保护元件105和接地 区104的接地配线106G具有规定的阻抗R101及R103。

静电保护元件105在以接地区104及电源区102为基准对输入输出区103施 加了由静电引起的电涌的场合，对由静电引起的电涌进行箝位，起着使电涌消 退到接地区104及电源区102的作用。内部电路101、电源区102、输入输出区103、 接地区104及静电保护元件105形成在半导体衬底(未图示)上。

图12是用于说明现有的半导体装置100的平面构造的平面示意图。图12中， 对于与图11相同的部分标上相同的标号而省略其说明。图12中，标号107表示 接点。接点107以既定的密度形成于接地配线106G上，并将接地配线106G和半 导体衬底(未图示)电连接。通过以接点107将接地配线106G和半导体衬底(未 图示)电连接，从而使接地配线106G和半导体衬底(未图示)处于等电位， 以防止自锁等的发生。

图13是沿图12的Z-Z线的剖视图。为简化，图示了图12所示的平面示意图 的一部分。图13中，对于与图12相同的部分标上相同的标号而省略其说明。图 13中，标号108表示半导体衬底，109表示绝缘层。参照图13，在半导体衬底108 上形成有具有与接点107相对应的开口部的绝缘层109，在绝缘层109上形成有 接地配线106G。接地配线106G中的形成于绝缘层109的开口部的部分是接点 107。半导体衬底108和接地配线106G通过接点107实现电连接。

接地配线106G和接点107由于采用溅射法形成于绝缘层109上，因而，绝 缘层109的开口部并非全部用铝填满，接点107的部分做成膜厚薄并形成了孔的 结构(例如，参照专利文献1-日本特开平9-116105号公报)。

然而，接点107周边部分的断面构造理想的情况如图14那样。图14是用于 说明现有的半导体装置的接点107周边部分的理想的断面构造的剖视图。为了 简化，图示了图12所示的平面示意图的一部分。图14中，对于与图13相同的部 分标上相同的标号而省略其说明。图14中，a和b表示接地配线106G的两端部 分。参照图14，绝缘层109的开口部全部用铝填满，做成接点107的部分也具有 很厚的膜厚的构造。因此，不存在源于形成接点107导致的从a到b的接地配线 106G的阻抗上升。

但是，现有的半导体装置100实际上不具有如图14所示的理想的断面构造。 如图13所示，绝缘层109的开口部并未用铝全部填满，接点107的部分做成膜厚 薄并形成了孔的构造。因此，图13中，与图14的从a到b相对应的部分的接地配 线106G的阻抗因形成了接点107而上升。接地配线106G的阻抗上升就意味着图 11的R101至R103的阻抗上升。

如上所述，静电保护元件105在对电源区102及输入输出区103施加了由静 电引起的电涌的场合，对由静电引起的电涌进行箝位，起到使电涌消退到接地 区104的作用。但是，如图13所示，若源于形成了接点107而导致接地配线106G 的阻抗上升，则静电保护元件105的箝位能力不能充分发挥，存在不能保护内 部电路101免受静电引起的电涌破坏的问题。