[发明专利]堆栈式芯片封装结构

说明书

技术领域

本发明是有关于一种堆栈式芯片封装结构，且特别是有关于可避免接线集中于单一基板的堆栈式芯片封装结构。

背景技术

在半导体生产过程中，集成电路封装(IC package)是制造过程中的重要步骤之一，用以保护IC芯片与提供外部电性连接，以防止在输送及取置过程中外力或环境因素的破坏。此外，集成电路组件也需与电阻、电容等被动组件组合成为一个系统，才能发挥既定的功能，而电子封装(Electronic Packaging)用以建立集成电路组件的保护与组织架构。一般而言，在集成电路芯片制造过程之后始进行电子封装，包括IC芯片的黏结固定、电路联机、结构密封与电路板的接合、系统组合、直至产品完成之间的所有制造过程。电子封装的目的为完成IC芯片与其它必要的电路零件的组合，以传递电能与电路信号、提供散热途径、承载与结构保护等功能。

在现今电子装置中，单一电子装置中常需设置多个芯片来同时执行多种功能，以满足现代人对于电子装置的需求。然而，若多个芯片分别形成于不同的封装结构，则会增加封装结构的所占空间。因此，堆栈半导体芯片以增加封装密度的半导体机构，已经被普遍使用。传统的堆栈式芯片封装结构具有由多个芯片所堆栈而成的堆栈结构。此时，这些芯片堆栈于一基板上，而所有芯片的输入/输出(I/O)通过金线来连接至基板的多个焊垫(Bond Pad)上，并通过此基板来进行芯片之间的电性连接。

然而，由于现有的堆栈式芯片封装结构的所有输入/输出(I/O)连接于单一基板上，因而增加基板上的焊垫的数量，进而需增加基板的面积，而增加封装结构的所占空间；或者，焊垫之间的间距需缩小，因而增加金线连接于焊垫的困难，而增加制造过程难度。

发明内容

本发明提供了一种堆栈式芯片封装结构，使第一芯片和第二芯片接线至第二基板，以减小第一基板的设置面积，进而可微小化封装结构的体积。

本发明提供一种堆栈式芯片封装结构，以避免接线集中焊接于单一基板，而不易焊线的情形，因而可确保制造过程合格率。

根据本发明的实施例，本发明的堆栈式芯片封装结构至少包含有第一基板、第一芯片、第二芯片、至少一第二基板、至少一第一接线、至少一第二接线及封胶体。第一芯片设置于第一基板上，第二芯片设置于第一芯片上，第二基板设置于第一芯片上，且电性连接于第一芯片与第一基板，第一接线连接于第二芯片与第二基板之间，第二接线连接于第一基板与第二基板之间，封胶体形成于第一基板上，并包覆第一芯片、第二芯片、第二基板、第一接线及第二接线。

又，根据本发明的实施例，本发明的堆栈式芯片封装结构的制造方法至少包含：提供第一基板；设置第一芯片于第一基板上；设置第二芯片和第二基板于第一芯片上，其中第二基板电性连接于第一芯片与第一基板；连接至少一第一接线于第二芯片与第二基板之间；连接至少一第二接线于第一基板与第二基板之间；以及形成一封胶体于第一基板上，以包覆第一芯片、第二芯片、第二基板、第一接线及第二接线。

因此，本发明的堆栈式芯片封装结构可避免现有接线集中焊接于单一基板的情形，因而可微小化封装结构的体积，并确保制造过程合格率。

附图说明

图1A为依照本发明的第一实施例的堆栈式芯片封装结构的剖面示意图；

图1B为依照本发明的第一实施例的堆栈式芯片封装结构的俯视示意图；

图2A为依照本发明的第二实施例的堆栈式芯片封装结构的剖面示意图；

图2B为依照本发明的第二实施例的堆栈式芯片封装结构的俯视示意图；

图3A为依照本发明的第三实施例的堆栈式芯片封装结构的剖面示意图；

图3B为依照本发明的第三实施例的堆栈式芯片封装结构的俯视示意图。

其中，附图说明：

100、100b、100c：堆栈式芯片封装结构

110：第一基板        111：接垫

120、120b、120c：第二基板

121：接垫            122：开槽

130：第一芯片        131：导电凸块

140：第二芯片        150：第一接线

160：第二接线        170：封胶体

具体实施方式