[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及使用多引脚的半导体芯片的封装型的半导体器件及其制造方法。

背景技术

近年来，移动通信设备等电子设备正向着小型化、高性能、多功能化发展，为了与之相对应，半导体器件存在小型化、高密度化、多引脚化的倾向。例如，正多采用将外部端子配置在底面呈平面阵列状的封装型的半导体器件。被封装的半导体芯片的电极，不仅配置在芯片外周部(外周边缘部)呈一排，而且还交错配置等那样配置成多排。

图7(a)(b)所示为作为这样的半导体器件的一个例子的BGA(Ball GridArray，球栅阵列)封装。在BGA用基板1(以下简称为基板1)上粘结了多引脚的半导体芯片2，半导体芯片2的电极3与基板1上形成的内部电极4利用焊丝5(以下简称为丝5)进行电连接，利用封装树脂6通过传递模铸法等，覆盖半导体芯片2及丝5。图7(b)中仅图示了丝5的一部分，省略了封装树脂6的图示。

在半导体芯片2中，在其一个主面的外周边缘部，配置多排电极3。在基板1上，在半导体芯片2的周围那样形成多排内部电极4，与各内部电极4通过通孔等导通的外部电极7形成为格子状等，在各外部电极7上形成焊锡球8。

在这样的BGA封装中，为了与多引脚的半导体芯片2相对应，将丝5呈三维配置。如图所示，与半导体芯片2上的最外周一排的电极3a连接的丝5a与基板1上的最内周一排的内部电极4a连接，与位于电极3a的内周侧的电极3b、3c连接的丝5b、5c与位于内部电极4a的外周侧的内部电极4b、4c连接。控制各丝5a、5b、5c，使得丝5a的最上部的位置处于比丝5b要低的位置，另外使得丝5b的最上部的位置处于比丝5c要低的位置(例如特表2005-532672号公报)。

但是，在这样三维配置丝5(5a、5b、5c)的情况下，由于丝5使用金(Au)，因此难以控制环形，有时丝5彼此之间接触，成为合格率降低的原因。金也是非常高价的材料。

发明内容

本发明鉴于上述问题，其目的在于不使采用多引脚的半导体芯片的半导体器件的焊丝彼此之间接触，提高合格率。

为了达到上述目的，本发明的半导体器件，利用金属细丝电连接形成在半导体芯片的一个主面上的多个电极与配置在前述半导体芯片的周围的多个导体部的内部端子，前述半导体芯片及金属细丝被树脂封装，在前述半导体器件中，在将前述半导体芯片的电极与前述导体部的内部端子连接，并且互相上下配置的多个金属细丝中，最下面的金属细丝的刚性最小。

根据上述结构，由于最下面位置的金属细丝的刚性最小，因此能够降低丝的高度。由于比它上面位置的金属细丝的刚性更大，因此不仅焊接时容易控制环形形状，而且能够抑制焊接后的环形的变形，还能够抑制树脂封装时由于树脂流动而产生的压力所导致的变形，因此能够维持所希望的高度及形状。因而，能够避免金属细丝彼此之间接触，合格率提高。

例如，可以是半导体芯片具有：配置在一个主面的外周部呈排列状的第1电极、以及配置在比前述第1电极靠近前述一个主面的中心呈排列状的至少一排的第2电极，前述半导体芯片的第1电极与导体部的内部端子，利用第1金属细丝连接，前述半导体芯片的第2电极与前述导体部的内部端子，利用刚性大于前述第1金属细丝的第2金属细丝连接。

另外，可以是将多个半导体芯片层叠，最下层的半导体芯片的电极与导体部的内部端子，利用第1金属细丝连接，第2层以上的上层的半导体芯片的电极与前述导体部的内部端子，利用刚性大于前述第1金属细丝的第2金属细丝连接。

再有，可以是将多个半导体芯片层叠，最下层的半导体芯片的电极与导体部的内部端子，利用第1金属细丝连接，第2层以上的上层的半导体芯片的电极与前述导体部的内部端子、以及多个半导体芯片的电极的一部分彼此之间，利用刚性大于前述第1金属细丝的第2金属细丝连接。

最下面位置的金属细丝的最上部的位置，低于其它的金属细丝的最上部的位置。可以是在用最下面位置的金属细丝连接的半导体芯片的电极的下方，形成电路元件。

本发明的半导体器件的制造方法，具有以下工序：将在一个主面上形成多个电极的半导体芯片安装在支持体上的第1工序；将安装在前述支持体上的半导体芯片的多个电极与配置在该半导体芯片的周围的多个导体部的内部端子，利用金属细丝连接的第2工序；以及将前述半导体芯片与前述金属细丝进行树脂封装的第3工序，在前述半导体器件的制造方法中，在前述第2工序中，在互相上下配置的多个金属细丝内，配置在最下面位置的金属细丝使用刚性最小的金属细丝进行连接，然后使用刚性更大的金属细丝进行连接。