[发明专利]可供堆叠的半导体装置及其制法

权利要求书

1.一种可供堆叠的半导体装置的制法，包括：

提供一具有多个芯片的晶圆，该芯片及晶圆具有相对的主动面及非主动面，且于每一芯片主动面上设有多个焊垫；

于相邻两芯片的焊垫间形成沟槽；

于相邻两芯片的焊垫至该沟槽的区域及该沟槽内覆盖一绝缘层；

于该绝缘层上形成一金属层，并令该金属层电性连接至芯片焊垫；

于该金属层上形成一连接层；

于相邻芯片间对应该沟槽位置进行切割，该切割深度大于沟槽的深度，以切断相邻芯片间的电性导通；

薄化该晶圆非主动面至该沟槽处，以使该金属层外露于该晶圆非主动面；以及

分离所述芯片，形成多个可供堆叠的半导体装置。

2.根据权利要求1所述的可供堆叠的半导体装置的制法，其中，该绝缘层是先铺设于该晶圆主动面上，再图案化制程，以使该绝缘层覆盖于该相邻芯片主动面上两焊垫之间及沟槽处，该绝缘层为苯环丁烯及聚亚酰胺的其中一者。

3.根据权利要求1所述的可供堆叠的半导体装置的制法，其中，该金属层的制法包括：

于该晶圆主动面及绝缘层上形成一导电层；

于该导电层上覆盖一第一阻层，并使该第一阻层形成有第一开口以外露出相邻两芯片间的焊垫及绝缘层上的导电层；以及

进行电镀制程，以于该第一阻层的第一开口中形成该金属层，并令该金属层电性连接至芯片焊垫。

4.根据权利要求3所述的可供堆叠的半导体装置的制法，其中，该导电层为钛/铜、钛化钨/铜、及铝/镍钒/铜的其中一者。

5.根据权利要求3所述的可供堆叠的半导体装置的制法，其中，该金属层包括厚铜层及镍层。

6.根据权利要求3所述的可供堆叠的半导体装置的制法，复包括于该金属层上形成连接层，该连接层的制法包括：

于该第一阻层上铺设第二阻层，并使该第二阻层形成有第二开口，该第二开口是对应于沟槽位置并小于第一开口尺寸，以外露出部分金属层；

于该第二开口中的金属层上电镀形成一金属材料的连接层；以及

移除该第一、第二阻层及其所覆盖的导电层。

7.根据权利要求6所述的可供堆叠的半导体装置的制法，其中，该连接层为含铅焊锡材料及无铅焊锡材料的其中一者。

8.根据权利要求3所述的可供堆叠的半导体装置的制法，复包括于该金属层上形成连接层，该连接层的制法包括：

于该第一阻层上铺设第二阻层，并使该第二阻层形成有第二开口，该第二开口是对应于沟槽位置并小于第一开口尺寸，以外露出部分金属层；

于该第二开口中的金属层上植设焊球；

进行回焊作业，以将该焊球焊结于该金属层上，而形成连接层；以及

移除该第一、第二阻层及其所覆盖的导电层。

9.根据权利要求1所述的可供堆叠的半导体装置的制法，其中，该晶圆非主动面于薄化前，是将其主动面黏着于一承载件上，以供薄化该晶圆非主动面至该沟槽处。

10.根据权利要求1所述的可供堆叠的半导体装置的制法，复包括将其中一半导体装置利用外露于芯片非主动面的金属层堆叠并电性连接至另一半导体装置的芯片主动面上的连接层，藉以构成多芯片的堆叠结构。

11.根据权利要求10所述的可供堆叠的半导体装置的制法，其中，该连接层为焊锡材料，以通过热压合及回焊的其中一方式而于半导体装置间形成焊锡接，从而供半导体装置相互电性连接。

12.根据权利要求10所述的可供堆叠的半导体装置的制法，其中，该堆叠结构的芯片间隙之间填充有填充材料。

13.一种可供堆叠的半导体装置，包括：

芯片，该芯片具有相对的主动面及非主动面，且该主动面上设有多个焊垫；

绝缘层，置于该芯片主动面焊垫至边缘的区域及侧边；

金属层，设置于该绝缘层上，且外露于该芯片非主动面及电性连接至该芯片主动面的焊垫；以及

连接层，置于该芯片主动面边缘的金属层上。

14.根据权利要求13所述的可供堆叠的半导体装置，复包括有一导电层，形成于该金属层与芯片间。