[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，特别是涉及在半导体基板的纵向流过大电流的半导体装置及其制造方法。

背景技术

纵型MOSFET与在同一表面上排列源极、漏极的横型MOSFET相比，由于电流的输出面积增宽，因此，最适合作为大电流元件。

图27是现有技术的纵型MOS晶体管的一例的剖面图。

在N+型半导体基板201上形成有N一型外延层202，在外延层202的表层形成有P型沟道层203。另外，还形成有从沟道层203的表层到外延层202的规定深度位置的沟槽204，在沟槽204内经由绝缘层205而形成由多晶硅膜构成的栅极206。进而，在外延层202的表层、且在沟槽204的两侧壁部，形成有与绝缘层205邻接的N+型源极层207。另外，跨过相邻的源极层207之间而形成有P+型本体层208。然后，以覆盖源极层207的方式，在半导体基板201(外延层202)上形成例如由铝合金构成的源极209。而且，在栅极206上形成有与源极207绝缘分离的元件分离膜210。

另一方面，在半导体基板201的背面侧，由真空蒸镀法形成漏极212B而构成半导体装置。

在该结构中，当对栅极206施加规定的电压时，沿着栅极206，在沟道层203部分形成沟道，相对于源极207，对漏极212B施加电压时，电流就从漏极212B通过半导体基板201及外延层202并流经沟道层203而流向源极层207、源极209。

另外，绝缘栅双极晶体管也称为IGBT，其基本单元是将双极型晶体管和MOSFET复合化的结构，因此，该半导体装置兼备前者的低接通电压特性和后者的电压驱动特性。

图28表示现有技术的NPT型的IGBT的一例。

在N-型半导体基板301的表面侧形成有MOS结构。即，在N-型漂移区域302的主表面上有选择地形成P型基极区域303。另外，在基极区域103的主表面上有选择地形成N+型发射极区域304。而且，至少将发射极区域304和漂移区域302夹着的位置的基极区域303的表面覆盖，经由栅极氧化膜305而形成栅极306。进而，栅极306被绝缘膜307包围，覆盖绝缘膜307且与发射极区域304连接而形成发射极308。

另一方面，在半导体基板301的背面侧形成有集电极311，连接集电极311而形成P+型集电极区域310。

在上述构成中，例如，在耐压600V的NPT型的IGBT中，漂移区域302形成为90μm左右、集电极区域310形成为1μm左右。

在该结构中，在对集电极310施加正电压的状态下，若对栅极306施加正电压，则在对应于栅极306的基极区域303上形成沟道。因此，电子经由该沟道供给漂移区域302。而且，当该电子经过漂移区域302到达集电极区域310时，由于从集电极区域310向漂移区302供给空穴，因此，实现低的接通电阻。

另一方面，当停止施加电压时，在NPT型IGBT中，由于注入到漂移区域302中的空穴量少，因此，少数载流子的蓄积效果小，漂移区域302蓄积的空穴经由集电极310迅速排出。所以，该半导体装置断开时间短，被利用在高速开关元件等。

作为关联的技术文献，例如列举有以下的专利文献。

专利文献1：(日本)特开2004-140101号公报

专利文献2：(日本)特开2005-129652号公报

专利文献3：(日本)特开2001-119023号公报

到现在为止，在这些半导体装置中，提高了单元密度、降低了接通电阻，但单元密度的微型化已经到达极限。

因此，对半导体基板要求其薄膜化。也就是说，在这些半导体装置的电流路径中，电阻成分最大的是半导体基板，作为降低该成分的方法，选择了半导体基板的薄膜化。

但是，在半导体基板的薄膜化中，也具有一定的技术问题并且伴随着困难。下面，以NPT型IGBT为例进行说明，该课题同样也适用于纵型MOS晶体管。

在NPT型IGBT中，除了接通电阻的最佳化以外，也要考虑耐压，由此来设计漂移区域302的膜厚。例如，漂移区域302的膜厚相对于600V的耐压设计成约90μm，相对于1200V的耐压设计成约130μm。而且，通过研磨半导体基板301的背面侧，对漂移区域302的膜厚进行调整。

下面，参照图29至图32，说明现有技术中的NPT型IGBT的制造工序，具体表示该问题点。