[发明专利]栅层的制造方法、半导体器件的制造方法和半导体结构

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种栅层的制造方法、 半导体器件的制造方法和半导体结构。

背景技术

随着半导体制造工艺的不断进步，集成度越来越高，代表半导体制 造工艺水平的栅极的关键尺寸也越来越小；在金属氧化物半导体晶体管 中，一般采用多晶硅作为制造栅极的材料，而且，为降低功耗、提高响 应速度，常常对多晶硅进行掺杂，形成掺杂的多晶硅，以降低栅极的电 阻，例如，对于N型金属氧化物半导体晶体管(NMOS)的多晶硅栅极， 掺入N型杂质，对于P型金属氧化物半导体晶体管(PMOS)的多晶硅栅 极，掺入P型杂质。

利用掺杂多晶硅形成栅极的制造工艺如下：首先在半导体衬底上沉 积栅极绝缘层，在所述栅极绝缘层上沉积多晶硅层；接着，对所述多晶 硅层进行离子注入掺杂，掺入的杂质用于提高多晶硅层的电阻率；然后， 通过光刻和刻蚀工艺去除部分多晶硅层，形成栅极；

专利申请号为US 6949471 B2的美国专利公开了一种栅极的制造方 法，图1至图3为所述的美国专利公开的栅极的制造方法的各步骤相应结 构的剖面示意图；

如图1所示，首先提供半导体衬底210，在所述半导体衬底210上形成 栅极绝缘层212，在所述栅极绝缘层212上形成栅层(Gate Layer)214， 所述栅层214的材料可以是多晶硅；

对所述栅层214进行掺杂，以降低所述栅层214的电阻；

如图2所示，在所述栅层214上形成掩膜层216和218，其中，所述掩 膜层216可以是氧化硅，所述掩膜层218可以是氮氧化硅；

如图3所示，通过光刻和刻蚀图形化所述栅层214，形成栅极220，并 去除所述掩膜层216和218。

所述的采用掺杂的多晶硅形成栅极的工艺中，掺杂时离子注入的能 量和能量都很大，注入的能量可达到5KeV至15KeV，剂量可达到 2×10¹⁵atom/cm²至5×10¹⁵atom/cm²，注入的离子会进入或穿透栅极绝缘层， 引起形成的金属氧化物半导体器件阈值电压漂移、漏电流增大等电性问 题。

发明内容

本发明提供一种栅层的制造方法、半导体器件的制造方法和半导体 结构，本发明能够避免或减少在对栅层离子注入掺杂时掺杂离子进入或 穿透栅极绝缘层的问题。

本发明提供的一种栅层的制造方法，包括：

提供具有栅极绝缘层的半导体衬底；

在所述半导体衬底上形成第一多晶硅层；

在所述第一多晶硅层上形成晶粒无序分布的第二多晶硅层；

对所述第二多晶硅层和第一多晶硅层进行离子注入掺杂。

可选的，形成所述第二多晶硅层的方法为低压化学气相沉积。

可选的，形成所述第二多晶硅层的反应气体为SiH₄、Si₂H₆和H₂。

可选的，形成所述第二多晶硅层的工艺和形成第一多晶硅层的工艺 原位进行或在不同的工艺腔中分别进行。

可选的，进行离子注入掺杂之前在所述第二多晶硅层上形成非晶硅 层。

可选的，在进行离子注入掺杂之前在所述第二多晶硅层上形成第三 多晶硅层。

可选的，形成所述第三多晶硅层的工艺与形成第一多晶硅层的工艺 相同。

可选的，形成所述第三多晶硅层的工艺与形成所述第二多晶硅层的 工艺可以原位进行或在不同的工艺腔中分别进行。

可选的，所述第二多晶硅层为一层或多层。

可选的，所述第二多晶硅层为多层，且随着层数的增加，晶粒尺寸 减小。

可选的，在进行离子注入掺杂之后对所述第一多晶硅层和第二多晶 硅层进行退火。

本发明还提供一种半导体器件的制造方法，包括：

提供具有栅极绝缘层的半导体衬底；

在所述半导体衬底上形成第一多晶硅层；

在所述第一多晶硅层上形成晶粒无序分布的第二多晶硅层；

对所述第二多晶硅层和第一多晶硅层进行离子注入掺杂；

图形化所述第二多晶硅层和第一多晶硅层，形成栅极。

可选的，形成所述第二多晶硅层的方法为低压化学气相沉积。