[发明专利]半导体稳压器件及其制造方法

说明书

技术领域

本发明涉及一种半导体稳压器件的结构和制造方法，尤其涉及一种制造低伏齐纳稳压管的结构和制造方法。

背景技术

电子产品中广泛运用半导体齐纳稳压器件于低伏电压箝位，这种低伏稳压器件是由一个反向偏置的P⁺N⁺结形成。这种稳压器件在低于7V范围所依赖的是穿越势垒的电流形成的齐纳击穿。通常这种低伏稳压器件中的表面高掺杂是依赖衬底硅材料的低电阻率以及低扩散系数的杂质，如铝的扩散形成的。但是衬底硅材料的电阻率受单晶工艺的影响而有较大的离散性。铝与硅的低合金温度易于形成合金点。这二者都造成由此方法制造的稳压管具有较大的反向齐纳击穿电压的非均匀性.

发明内容

本发明的目的在于提供一种低电压半导体稳压器件，来提高反向击穿电压的一致性。

本发明的另一目的在于提供一种低电压半导体稳压器件的制造方法，来提高反向击穿电压的一致性。

本发明的技术方案为：本发明提出了一种半导体稳压器件，所述稳压器件包括：

一由第一导电性半导体构成的衬底基片；

一建构于所述衬底基片表面的具有第一导电性的第一半导体区；

一建构于所述第一半导体区表面的具有第二导电性的第二半导体区；

一建构于所述第一半导体区表面的具有第二导电性的且杂质固浓度高的多晶硅层；

其中，所述具有第一导电性半导体构成的第一半导体区和具有第二导电性的第二半导体区形成的PN结上形成反向偏置，以产生所述稳压器件的稳压特性。

上述的半导体稳压器件，其中，所述具有第一导电性的第一半导体区是重掺杂的

上述的半导体稳压器件，其中，所述具有第二导电性的第二半导体区是重掺杂的。

上述的半导体稳压器件，其中，所述第二半导体区的具有第二导电性的重掺杂是由掺杂的多晶硅层引入的。

上述的半导体稳压器件，其中，所述衬底基片由低阻值的半导体构成，其电阻率低于0.01欧姆·厘米。

上述的半导体稳压器件，其中，所述第一半导体区阻值是所述衬底基片阻值的10倍以上。

上述的半导体稳压器件，其中，所述第一导电性是N型，所述第二导电性是P型。

上述的半导体稳压器件，其中，所述第一导电性是P型，所述第二导电性是N型。

本发明还提出了一种半导体稳压器件的制造方法，包括：

在由第一导电性半导体构成的衬底基片上生长一层二氧化硅；

在所述二氧化硅层光刻形成一个环形扩散窗口，由第二导电性杂质在所述两个环形扩散窗口的表面扩散形成第二导电型扩散区；

在由所述环形扩散窗口包围的二氧化硅层中形成圆形扩散窗口并对所述圆形扩散窗口引入第一导电性杂质以形成重掺杂的的具有第一导电性的第一半导体区；

在所述圆形扩散窗口中沉积一层多晶硅并对所述多晶硅掺以第二导电性杂质；

所述多晶硅经由干法或湿法腐蚀成所需图形，并进一步对所述第二导电性杂质作推进扩散以形成重掺杂的具有第二导电性的第二半导体区。

上述的半导体稳压器件的制造方法，其中，所述衬底基片由低阻值的半导体构成，其电阻率低于0.01欧姆·厘米。

上述的半导体稳压器件的制造方法，其中，所述环形扩散窗口表面扩散形成的第二导电型扩散区的表面浓度为每立方厘米1.0e19至1.0e20，结深为3至7微米。

上述的半导体稳压器件的制造方法，其中，在圆形扩散窗口中引入第一导电性杂质的方式包括离子注入或杂质源的扩散，所述第一半导体区的表面浓度为1.0×10¹⁹/厘米³至2.0×10²⁰/厘米³。

上述的半导体稳压器件的制造方法，其中，以低压化学沉积法沉积的多晶硅层的厚度在1000埃至3000埃，对所述多晶硅层掺入第二导电型杂质的方式包括离子注入或杂质源扩散。

上述的半导体稳压器件的制造方法，其中，离子注入杂质的注入浓度为5×10¹⁵/厘米³。

上述的半导体稳压器件的制造方法，其中，推进扩散中推进的温度在900摄氏度到1100摄氏度之间。

上述的半导体稳压器件的制造方法，其中，所述第一导电性是N型，所述第二导电性是P型。

上述的半导体稳压器件的制造方法，其中，所述第一导电性是P型，所述第二导电性是N型。