[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置的制造方法。

背景技术

日本特开2003-318398(JP2003318398)号公报公开了一种传统的作为使用异质界面(hetero interface)的场效应晶体管的碳化硅半导体装置。在JP2003318398中，施加到栅电极40的电压控制异质界面的势垒厚度(barrier thickness)，从而当元件导通(ON)时，通过隧道电流(tunnel current)传送载流子(carrier)。JP2003318398的特征在于一种诸如MOSFET的没有沟道区域(channel area)且不可能受高沟道电阻影响的装置结构，从而实现了特征为高电压性能(voltage capability)和低导通电阻(ONresistance)的功率半导体开关。

发明内容

本发明的目的是提供一种半导体装置的制造方法，所述半导体装置的特征在于低导通电阻和低反向泄漏电流的高电压性能。

根据本发明的第一方面，提供一种半导体装置的制造方法，所述半导体装置包括：1)半导体衬底；2)异质半导体区域，其被配置为与所述半导体衬底的第一主面接触，并且在带隙(bandgap)上与所述半导体衬底不同；3)栅电极，其通过栅极绝缘膜与所述异质半导体区域和所述半导体衬底之间的接合部的一部分接触；4)源电极，其被配置为连接到所述异质半导体区域；以及5)漏电极，其被配置为与所述半导体衬底进行欧姆连接；所述半导体装置的制造方法包括以下连续工序：i)形成栅极绝缘膜；ii)氮化所述栅极绝缘膜。

根据本发明的第二方面，提供一种半导体装置，所述半导体装置包括：1)半导体衬底；2)异质半导体区域，其被配置为与所述半导体衬底的第一主面接触，并且在带隙上与所述半导体衬底不同；3)通过以下连续工序制造的栅极绝缘膜：i)形成所述栅极绝缘膜；ii)氮化所述栅极绝缘膜；4)栅电极，其通过所述栅极绝缘膜与所述异质半导体区域和所述半导体衬底之间的接合部的一部分接触；5)源电极，其被配置为连接到所述异质半导体区域；以及6)漏电极，其被配置为与所述半导体衬底进行欧姆连接。

通过下面结合附图的说明，本发明的其它和进一步的特征、优点和益处将变得明显。

附图说明

图1是根据本发明第一实施例的装置结构的剖视图；

图2是示出了栅极绝缘膜和N^-SiC漏极区域之间的界面、栅极绝缘膜和异质半导体区域之间的界面、以及异质半导体区域和N^-SiC漏极区域之间的界面的放大图；

图3示出了根据本发明第一实施例的工序；

图4示出了根据本发明第一实施例的图3中工序的后续工序；

图5是根据本发明第二实施例的装置结构的剖视图；

图6示出了根据本发明第二实施例的工序；

图7示出了根据本发明第二实施例的图6中工序的后续工序；

图8示出了根据本发明第二实施例的图7中工序的进一步的后续工序。

具体实施方式

下面，根据本发明的实施例详细说明本发明。

第一实施例

将参考图1～图4说明本发明的第一实施例。

结构

图1示出了由根据本发明第一实施例的半导体装置20的制造方法制造的场效应晶体管的剖面结构，其中，使两个单位单元(unit cell)相对。实际上，并行连接多个单位单元以形成元件。然而，下面将以上述剖面结构为代表进行说明。

首先，在结构上，N⁺高浓度SiC衬底区域1具有第一主面，在该第一主面上，形成N^-低浓度SiC漏极区域2。N^-SiC漏极区域2包括生长在N⁺SiC衬底区域1上的外延层。SiC包括几种多晶型(晶体多态)。然而，以下以4H-SiC作为典型说明SiC。当然，可以用6H-SiC和3C-SiC等其它类型的SiC代替4H-SiC。图1省略了N⁺SiC衬底区域1和N^-SiC漏极区域2的厚度的详细概念。具体地，N⁺SiC衬底区域1具有几百微米的厚度，而N^-SiC漏极区域2具有几微米到十几微米的厚度。N⁺SiC衬底区域1和N^-SiC漏极区域2结合形成半导体衬底的结构元件。