[发明专利]半导体结构及其制造方法

权利要求书

1.一种半导体结构，其特征在于，该半导体结构包括：

一基板，包括一核心电路区以及一静态随机存取存储器区；

一第一P型金属氧化物半导体晶体管，位于该静态随机存取存储器区中，其中该第一P型金属氧化物半导体晶体管包括：

一第一栅极介电层，覆盖于该基板上；

一第一栅极，位于该第一栅极介电层上；

一第一间隙壁，位于该第一栅极的侧壁；

一第一浅掺杂源/漏极区，对准于该第一栅极的一边缘；

一第一锗化硅应激物，位于该基板中，且与该第一栅极的该边缘相邻；

一第一深源/漏极区，位于该基板中，且与该第一栅极的该边缘隔开；以及

一电流调整区，部分重叠于该第一锗化硅应激物；以及

一第二P型金属氧化物半导体晶体管，位于该核心电路区，其中该第二P型金属氧化物半导体晶体管包括：

一第二栅极介电层，覆盖于该基板上；

一第二栅极，位于该第二栅极介电层上；

一第二间隙壁，位于该第二栅极的侧壁；

一第二浅掺杂源/漏极区，对准于该第二栅极的一边缘；

一第二锗化硅应激物，位于该基板中，且与该第二栅极的该边缘相邻；

一第二深源/漏极区，位于该基板中，且与该第二栅极的该边缘隔开；以及

其中该第二P型金属氧化物半导体晶体管无电流调整区。

2.根据权利要求1所述的半导体结构，其特征在于，该电流调整区包括一材料，该材料择自包含氟、碳及其组合的族群。

3.根据权利要求1所述的半导体结构，其特征在于，该第一浅掺杂源/漏极区以及该第一锗化硅应激物位于该电流调整区中。

4.根据权利要求1所述的半导体结构，其特征在于，该第一P型金属氧化物半导体晶体管更包括一第一大角度注入区，与该第一浅掺杂源/漏极区的一底边相邻，其中该第二P型金属氧化物半导体晶体管更包括一第二大角度注入区，与该第二浅掺杂源/漏极区的一底边相邻。

5.根据权利要求1所述的半导体结构，其特征在于，该第一P型金属氧化物半导体晶体管为一静态随机存取存储器晶胞中的一提升电位元件。

6.根据权利要求1所述的半导体结构，其特征在于，该第一间隙壁是延伸至该第一锗化硅应激物的一部分，以及其中该第二间隙壁是延伸至该第二锗化硅应激物的一部分。

7.一种半导体结构的制造方法，其特征在于，该半导体结构的制造方法，包括下列步骤：

提供一基板，其包括一核心电路区以及一静态随机存取存储器区；

分别于该静态随机存取存储器区以及该核心电路区中形成一第一P型金属氧化物半导体晶体管以及一第二P型金属氧化物半导体晶体管，其中该第一P型金属氧化物半导体晶体管包括：

一第一栅极介电层，覆盖于该基板上；

一第一栅极，位于该第一栅极介电层上；

一第一间隙壁，位于该第一栅极的侧壁；

一第一浅掺杂源/漏极区，对准于该第一栅极的一边缘；

一第一锗化硅应激物，位于该基板中，且与该第一栅极的该边缘相邻；

一第一深源/漏极区，位于该基板中，且与该第一栅极的该边缘隔开；以及

一电流调整区，部分重叠于该第一锗化硅应激物；以及

该第二P型金属氧化物半导体晶体管包括：

一第二栅极介电层，覆盖于该基板上；

一第二栅极，位于该第二栅极介电层上；

一第二间隙壁，位于该第二栅极的侧壁；

一第二浅掺杂源/漏极区，对准于该第二栅极的一边缘；

一第二锗化硅应激物，位于该基板中，且与该第二栅极的该边缘相邻；

一第二深源/漏极区，位于该基板中，且与该第二栅极的该边缘隔开；以及

其中该第二P型金属氧化物半导体晶体管无电流调整区。

8.根据权利要求7所述的半导体结构的制造方法，其特征在于，形成该第一锗化硅应激物及第二锗化硅应激物后，形成该电流调整区。

9.根据权利要求7所述的半导体结构的制造方法，其特征在于，形成该第一锗化硅应激物及第二锗化硅应激物后，形成该第一浅掺杂源/漏极区及第二浅掺杂源/漏极区。