[发明专利]多芯片封装结构及其封装方法

说明书

技术领域

本发明涉及半导体器件的制造方法，特别涉及半导体器件的封装结构及其封装方法。

背景技术

随着半导体技术的飞速发展，为了满足对半导体器件体积越来越小，重量越来越轻，速度越来越快，功能越来越多的要求，提高半导体器件的封装密度，增强半导体器件的功能裕度，是当前半导体技术发展的重要需求。

图1显示出当前半导体器件封装技术中采用的典型多芯片封装工艺，包括：(1)将制造有多个管芯(chip)的半导体晶片1分割成多个小晶片12(参见图1A)，(2)将多个具有“单一管芯13”的小晶片12逐一粘贴到封装基板/引线框架14的焊盘上(参见图1B)，(3)利用丝焊/焊料凸点在管芯和封装基板/引线框架间形成电连接15、16(参见图1C)；(4)用密封材料包封17(参见图1D)；(5)整形切割完成封装(参见图1E)。

这种传统的封装方法和结构中，每个管芯需要分别粘贴到封装基板/引线框架14的焊盘上，工艺过程复杂，同时两个相邻的管芯12间存在有较大的间隔(参见图2)，所需的封装基板/引线框架的焊盘面积较大，封装密度受到限制。

为了提高半导体器件的封装密度，简化多芯片封装工艺的流程，增加半导体器件的功能性，提出本发明。

发明内容

本发明的目的是，提供一种新的半导体器件/集成电路(IC)的多芯片封装结构和方法，不需要改变半导体芯片设计和芯片的制造工艺，在一个封装外壳中包封多个半导体芯片(管芯)，简化封装工艺、减少一个封装中的总引出端数量，增加封装密度和提高器件功能。

一方面，本发明的半导体器件的多芯片封装结构，包括：

分割的小半导体晶片；

引线框架或封装基板，引线框架的焊盘或封装基板上至少粘贴一个分割的小半导体晶片；

包封材料和外壳；

封装的外引出端或焊球；

其特征在于，所述分割的小半导体晶片上包括2个或两个以上的管芯。

本发明的半导体器件多芯片封装方法，包括以下步骤：

(a)将半导体晶片分割成包含2个或多个管芯的多个小晶片；

(b)至少一个分割后的小半导体晶片粘贴到引线框架的焊盘或封装基板上；

(c)工件进行丝焊/倒装焊接、模压；

(d)处理工件、分割成封装完成的元件。

另一方面，本发明的半导体器件的多芯片封装结构，包括：

分割的小半导体晶片；

引线框架或封装基板，引线框架的焊盘或封装基板上至少粘贴一个分割的小半导体晶片；

包封材料和外壳；

封装的外引出端或焊球；

其特征在于，所述的分割的小半导体晶片包含2个或多个管芯，而且形成有裸芯级封装再布线层(RDL)，所述的裸芯级封装再布线层(RDL)将2个或多个管芯当作一个管芯组，利用所述再布线层(RDL)对所述管芯组中的单个管芯进行适当的连接。

本发明的半导体器件多芯片封装方法，包括以下步骤：

(a)检查半导体晶片，质量合格的半导体晶片进行随后的工艺步骤；

(b)质量合格的半导体晶片上进行裸管芯级封装再布线层(RDL)处理，将2个或多个管芯当作一个管芯组，利用该再布线层(RDL)对管芯组中的单个管芯进行适当的连接；

(c)半导体晶片分割成含1个或多个管芯组的小晶片；

(d)至少一个分割后的小半导体晶片粘贴到引线框架的焊盘或封装基板上；

(e)构件进行丝焊/倒装焊接、模压；

(f)处理工件、分割成封装完成的元件。

根据本发明的第一个实施方式，提供一种半导体器件/集成电路(IC)的多芯片封装结构和方法。在分割半导体晶片时，根据半导体器件/集成电路(IC)的使用需要，将已经制成的有多个管芯(chip)的晶片，按照所需管芯数量分割成合适的小晶片，然后将具有多个管芯的小晶片粘贴到引线框架的焊盘或封装基板一个侧边上，再按传统的方法完成其他封装工艺步骤。根据本发明的多芯片封装结构和方法不需要改变半导体芯片设计和芯片的制造工艺，即可简化封装工艺流程，例如：  对包含2个管芯的多芯片组件，用传统的多芯片封装结构和方法一次只能粘贴一个管芯，需要两次才能完成2个管芯的粘贴；但用本发明的结构和方法，仅需一次即可完成2个管芯的粘贴，由于这两个管芯之间没有间隔，因此只需要比较小的引线框架的焊盘或比较小的封装基板，因此，大大提高了封装效率和封装密度。