[发明专利]半导体存储器

权利要求书

1.一种半导体存储器，具备下述部分而构成：第1倒相器，包含第1导电型的第1MOS晶体管和与上述第1导电型不同的第2导电型的第2MOS晶体管而构成，同时将输出点定为第1存储节点，将输入点定为第2存储节点；第2倒相器，包含上述第1导电型的第3MOS晶体管和与上述第2导电型的第4MOS晶体管而构成，同时将输出点连接到上述第2存储节点上，将输入点连接到上述第1存储节点上；上述第2导电型的第5MOS晶体管，其漏连接到上述第1存储节点上，其源连接到一对位线的一方上，其栅连接到字线上；以及上述第2导电型的第6MOS晶体管，其漏连接到上述第2存储节点上，其源连接到一对位线的另一方上，其栅连接到上述字线上，其特征在于：

上述第1MOS晶体管和上述第3MOS晶体管的栅绝缘膜的相对介电常数比上述第5MOS晶体管和上述第6MOS晶体管的栅绝缘膜的相对介电常数高。

2.如权利要求1中所述的半导体存储器，其特征在于：

上述第2MOS晶体管和上述第4MOS晶体管的栅绝缘膜的相对介电常数比上述第5MOS晶体管和上述第6MOS晶体管的栅绝缘膜的相对介电常数高。

3.如权利要求2中所述的半导体存储器，其特征在于：

用第1电极布线层导电性地连接上述第1MOS晶体管的栅与上述第2MOS晶体管的栅，用第2电极布线层导电性地连接上述第3MOS晶体管的栅与上述第4MOS晶体管的栅。

4.如权利要求1、2或3中所述的半导体存储器，其特征在于：

具备其栅连接到上述第1存储节点或上述第2存储节点上的第7MOS晶体管，

上述第7MOS晶体管的栅绝缘膜的相对介电常数比上述第5MOS晶体管和上述第6MOS晶体管的栅绝缘膜的相对介电常数高。

5.如权利要求4中所述的半导体存储器，其特征在于：

用共同的电极布线层将上述第7MOS晶体管的栅与上述第1MOS晶体管的栅、上述第2MOS晶体管的栅、上述第3MOS晶体管的栅或上述第4MOS晶体管的栅导电性地连接。

6.一种半导体存储器，具备下述部分而构成：在同一芯片内用半导体层形成的多个晶体管元件区域；以及在上述晶体管元件区域的上部层叠了多个金属布线层和层间膜而形成的布线区域，其特征在于：

在上述晶体管元件区域上层叠的层间膜的规定的部分的相对介电常数与上述规定的部分以外的层间膜的的相对介电常数不同。

7.如权利要求6中所述的半导体存储器，其特征在于：

上述规定的部分是上述多个晶体管元件区域中构成存储单元的晶体管元件区域上的区域，该规定的部分的相对介电常数比上述规定的部分以外的层间膜的的相对介电常数大。

8.如权利要求7中所述的半导体存储器，其特征在于：

上述规定的部分位于形成上述晶体管元件的N阱区上。

9.如权利要求7中所述的半导体存储器，其特征在于：

上述规定的部分位于形成上述晶体管元件的P阱区上。

10.如权利要求7、8或9中所述的半导体存储器，其特征在于：

上述规定的部分位于构成上述晶体管元件的最上层与起到与该晶体管元件导电性的连接的作用的金属布线层之间的层上。