[发明专利]薄型封装的半导体器件及其制造方法

说明书

发明领域

本发明涉及一种半导体器件及其制造方法，特别是，应用于安装在薄型封装内的半导体器件及其制造方法。

背景技术

从来，作为减薄半导体存储装置的技术，使用树脂中分散金刚石粉末的磨石，可以使用研磨半导体晶片的背面的BSG(背面研磨法)技术。可是，用该技术，给半导体晶片背面增添许多损伤，因而存在所得的半导体芯片抗折强度显著降低的问题。

因此，采用化学上蚀刻半导体晶片背面的办法，开发出减少损伤，确保抗折强度的技术。但是，即使用这种方法，如果将半导体芯片制成厚度100μm以下，就存在蚀刻后的半导体晶片翘曲破裂这样的问题。

为了解决这个问题，例如日本国特许公开公报H11-40520中已经提出，在背面研磨以前，从半导体晶片的主表面(电路形成面)一侧，与半导体晶片的外形配合形成沟，从背面一侧进行研磨直至该沟，同时实现减薄厚度和分小片的技术。

图1A到1E是分别用于说明上述日本国特许公开公报H11-40520中公开的半导体器件制造方法的步骤示意图。图1A表示划线沟的形成步骤、图1B表示保持胶带贴换步骤、图1C表示BSG步骤、图1D表示保持胶带贴换步骤、以及图1E表示拾取步骤。

也就是说，首先，在形成半导体器件结束后的晶片1电路形成面的背面上贴合保持胶带3以后，从电路形成面一侧，形成与半导体晶片的外形配合的划线沟2(图1A)。该划线沟2为不到晶片1的厚度，并且规定为最终的半导体芯片厚度以上的深度。其次，由半导体晶片1的电路形成面的背面将保持胶带3贴换为电路形成面(保持胶带4)(图1B)，并进行BSG的半导体晶片1背面研磨(图1C)。而后，由电路形成面将保持胶带4贴换为背面侧(保持胶带6)(图1D)，利用拾取探针16，从保持胶带6上拾取半导体芯片15(图1E)。

如果采用这种技术，由于晶片1减薄时，已经分成小片的器件(半导体芯片15)，因其翘曲而发生破裂显著降低，就可能高成品率制造100μm以下的半导体芯片。

可是，与现有技术比较可以说进行了改善，但是减薄到100μm以下的半导体芯片不一定保持足够的强度，由于翘曲也大，为了避免随后步骤中损伤引起的成品率下降，需要由熟练技术人员进行极其高难的操作。

按照本发明的一个方面，在于提供一种半导体器件包括：布线基板；在上述布线基板上对向配置电路形成面的半导体芯片；在上述布线基板与上述半导体芯片之间设置，电连接上述布线基板和上述半导体芯片的内部连接端子；在上述布线基板与上述半导体芯片之间，形成包围上述内部连接端子周围的绝缘树脂层；至少在上述布线基板的上述半导体芯片装配面上设置的增强构件；以及上述增强构件上设置的支承板。

按照本发明的另一个方面，在于提供一种半导体器件制造方法包括：将形成半导体器件后的晶片分离为一个个半导体芯片；在上述半导体芯片的电路形成面的背面形成以加热熔融树脂为主成分的增强构件；与上述增强构件一起拾取上述半导体芯片；在布线基板上，用倒装片连接法安装上述拾取的半导体芯片；以及高温加压形成于上述半导体芯片背面的增强构件，使其流出半导体芯片的外周部。

附图说明

图1A到1E是分别用于说明现有的半导体器件及其制造方法，依次表示各制造步骤的步骤示意图；

图2A到2G是分别说明按照本发明第1实施例的半导体器件及其制造方法，依次表示从划线沟的形成步骤到拾取步骤的步骤示意图；

图3A到3D是分别说明按照本发明第1实施例的半导体器件及其制造方法，依次表示从ACP涂布步骤到封装取出步骤的步骤示意图；

图4A到4C是分别说明按照本发明第2实施例的半导体器件及其制造方法，依次表示从划线沟的形成步骤到拾取步骤的步骤示意图；

图5A到5D是分别说明按照本发明第3实施例的半导体器件及其制造方法，依次表示从划线沟的形成步骤到拾取步骤的步骤示意图；

图6A到6D是分别说明按照本发明第4实施例的半导体器件及其制造方法，依次表示从划线沟的形成步骤到拾取步骤的步骤示意图；

图7A到7D是分别说明按照本发明第5实施例的半导体器件及其制造方法，依次表示从划线沟的形成步骤到拾取步骤的步骤示意图。

具体实施方式