[发明专利]半导体装置及其制造方法

说明书

本发明涉及已形成了具有SOI(Silicon On Insulator，绝缘体上的硅)-Si层的多个半导体器件的半导体装置及其制造方法，特别是涉及其器件隔离膜的构造及其制造方法。

以往，人们知道在同一SOI衬底上边集成CMOS器件和双极器件的半导体装置(参看美国专利第5212397号)。如图2所示，SOI衬底由硅半导体衬底(Si-sub)1和在该半导体衬底上边形成的埋层氧化膜(BOX)2构成。埋层氧化膜2用向半导体衬底内注入氧离子的办法形成。SOI衬底具备双极区9和CMOS区10。在CMOS区10内形成CMOS器件7、8，形成双极区10的双极器件。CMOS器件7、8，在已在双极区9内形成的埋层氧化膜(BOX)2上边形成的薄的单晶硅层3内形成。埋层氧化膜(BOX)2在双极区9内被刻蚀得深。在埋层氧化膜(BOX)2上边的该被刻蚀的区域内，用外延生长法形成厚的硅单晶层4。在该硅单晶层4内形成半导体器件(双极器件)。虽然在图中只示出了一个，但双极器件彼此间借助于在器件隔离区内形成的器件隔离硅氧化膜6划分成区，另一方面，CMOS器件7、8彼此间则借助于器件隔离区的器件隔离硅氧化膜5划分成区。双极区9的器件隔离膜6借助于CMOS区10的器件隔离膜5其厚度形成得厚，因此，其表面高度高。就是说，在双极区9的器件隔离膜6的厚度与CMOS区10的器件隔离膜5的厚度中，由于其厚度不同，因而其表面高度不同。

双极晶体管具有在双极区9的硅单晶层4内形成的发射极、基极、集电极、集电极引出层，和在硅单晶层4上边形成发射极电极、基极电极、集电极电极。CMOS晶体管构成的PMOS晶体管具备在CMOS区10的硅单晶层3内形成的P⁺源/漏区、在硅单晶层3上边形成的栅极氧化膜和在栅极氧化膜上边形成的栅极电极7。CMOS晶体管构成的NMOS晶体管具备在CMOS区10的硅单晶层3内形成的N⁺源/漏区、在硅单晶层3上边形成的栅极氧化膜和在栅极氧化膜上边形成的栅极电极8。

如上所述，在现有的半导体装置中，双极区9的器件隔离膜6借助于CMOS区10的器件隔离膜5，其厚度被形成得厚，因此其表面高度变高。就是说，在双极区9的器件隔离膜6的厚度和CMOS区10的器件隔离膜5的厚度中，由于其厚度不同，故其表面高度不同。为此，跨接在双极区9上边和MOS区10上边形成的布线层的加工是困难的。即，在一个SOI衬底上边具有厚度不同的多个SOI-Si层的半导体装置的制造中，以往，在形成了多个膜厚不同的SOI-Si层之后再进行器件隔离处理的结果，器件隔离区的绝缘膜的高度完全不同，以后的布线形成工序中的布线层的加工是困难的。由于器件隔离区的绝缘膜的表面高度不同，此外，还由于后续工序中的聚焦将偏离，故微细的栅极加工是困难的。

除去上述众所周知的例子(美国专利第5212397号)以外，人们还知道在一个芯片内在绝缘膜上边形成厚度不同的多个单晶半导体层的例子(美国专利第5294823号)。但是，在该现有例中，在双极区和CMOS区10中，由于从器件隔离区的半导体衬底算起的表面高度不同，故也具有与上述众所周知的例子相同的问题。

本发明就是有鉴于这样的事实而发明的，其目的是提供在双极区和CMOS区中器件隔离区的绝缘膜高度实质上是相同的，因而具有易于进行微细的布线加工的构造的半导体装置及其制造方法。

本发明的特征是，在形成了具有SOI-Si层的多个半导体器件的半导体装置中，多个半导体器件的器件隔离膜的从半导体层算起的表面高度实质是彼此相等，就是说实质上为同一平面。本发明的特征还在于，在半导体衬底内形成了表面高度为同一平面的器件隔离区之后，再形成表面高度不同的多个SOI-Si膜(单晶硅膜)。

其次，参看图19到图21说明在硅半导体衬底上边形成上述SOI-Si层的本发明的方法。

准备在表面上边依次形成了由硅氧化膜等构成的埋层氧化膜(BOX)12和单晶硅层(SOI-Si膜)14的硅半导体衬底(以下，叫做SOI(绝缘体上的硅)11。在SOI衬底11上边淀积硅氧化物或硅氮化物等的第1绝缘膜20(图19A)。其次，在第1绝缘膜20上边淀积光刻胶21，然后，借助于光刻使光刻胶图形化为使得剩下器件形成区的光刻胶21除去其它区域(场区)的光刻胶21，在器件形成区内形成光刻胶图形21(图19B)。以该光刻胶图形21为掩模，例如，用RIE(Reactive Ion Etching，反应性离子刻蚀)等的各向异性刻蚀方法进行刻蚀，除去器件隔离区的上述第1绝缘膜20和单晶硅膜14(图19C)。