“tfet ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果176个，建议您升级VIP下载更多相关专利

[发明专利]一种基于三输入TFET器件的一位全加器-CN202010380082.2有效
发明人：胡建平;高晗晔;叶浩;张子豪 -专利权人：深圳市元视芯智能科技有限公司
申请日： 2020-05-08 - 公布日： 2023-09-22 - 主分类号： H03K19/0948 文献下载
摘要：本发明公开了一种基于三输入TFET器件的一位全加器，包括第十四个TFET管，七个TFET管采用P型三输入TFET器件实现，七个TFET管采用N型三输入TFET器件实现，N型三输入TFET器件三个栅极中任意两个或三个接入的输入信号均为1时，N型三输入TFET器件的源极和漏极之间导通，P型三输入TFET器件三个栅极中任意两个接入或者三个接入的输入信号为0时，P型三输入TFET器件的源极和漏极之间导通；优点是电路结构较为简单，电路面积和功耗较小
一种基于输入 tfet 器件一位全加器

[发明专利]半导体器件及其形成方法-CN201810029723.2有效
发明人：王文博;唐粕人;卜伟海;宁先捷 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-01-12 - 公布日： 2021-01-05 - 主分类号： H01L21/8232 文献下载
摘要：一种半导体器件及其形成方法，所述方法包括：提供半导体衬底，所述半导体衬底包括TFET区以及CMOS区；采用第一覆盖层覆盖TFET区，并在第一覆盖层的保护下在CMOS区内形成CMOS轻掺杂漏区，以及进行第一退火工艺处理；去除第一覆盖层，形成TFET栅极侧墙以及CMOS栅极侧墙；在TFET区和CMOS区形成源漏掺杂区，并进行第二退火工艺处理；形成覆盖CMOS区的保护层，在保护层的保护下去除TFET栅极侧墙的至少一部分，并暴露出TFET栅极与TFET区的源漏掺杂区之间的半导体衬底；在TFET区内形成TFET轻掺杂漏区。本发明方案可以提高TFET轻掺杂漏区结面的浓度梯度，提高器件隧穿几率和开态电流。
半导体器件及其形成方法

[发明专利]逻辑电路的设计方法-CN201911305046.3有效
发明人：叶乐;王志轩;黄芊芊;王阳元;黄如 -专利权人：杭州未名信科科技有限公司;浙江省北大信息技术高等研究院
申请日： 2019-12-17 - 公布日： 2023-06-20 - 主分类号： H03K19/00 文献下载
摘要：本申请公开了一种逻辑电路的设计方法、装置及存储介质，方法包括：设计并生成初始的MOSFET‑TFET混合逻辑电路；所述MOSFET‑TFET混合逻辑电路包括若干逻辑门；在所述初始的MOSFET‑TFET混合逻辑电路的串联支路中，用MOSFET替换第一类TFET；所述第一类TFET直接接地或电源且不与所述逻辑门的输出端直接连接。本申请的逻辑电路的设计方法，通过用MOSFET替换初始逻辑电路的串联支路中的第一类TFET，克服了TFET在串联支路中造成的电流衰减过大的缺陷，第一类TFET即直接接地或电源且不与逻辑门的输出端直接连接的TFET。
逻辑电路设计方法

[发明专利]利用具有隧穿场效应晶体管(TFET)的电路实施的复用器逻辑功能-CN201480076342.X有效
发明人： D·H·莫里斯;U·E·阿维奇;R·里奥斯;I·A·扬 -专利权人：英特尔公司
申请日： 2014-03-27 - 公布日： 2020-07-28 - 主分类号： H01L29/88 文献下载
摘要：本发明描述了具有隧穿场效应晶体管(TFET)器件的复用器电路。例如，复用器电路包括彼此耦合的第一组隧穿场效应晶体管(TFET)器件。第一组TFET器件接收第一数据输入信号、第一选择信号和第二选择信号。第二组TFET器件彼此耦合并且接收第二数据输入信号、第一选择信号和第二选择信号。输出端子耦合到第一组TFET和第二组TFET。输出端子生成复用器电路的输出信号。
利用具有场效应晶体管 tfet 电路实施复用器逻辑功能

[发明专利]基于隧穿场效应晶体管（TFET）的高密度和低功率时序-CN201680055703.1在审
发明人： D·H·莫里斯;U·E·阿维齐;I·A·杨 -专利权人：英特尔公司
申请日： 2016-09-02 - 公布日： 2018-06-08 - 主分类号： H03K3/356 文献下载
摘要：描述了一种装置，所述装置包括：第一p型隧穿场效应晶体管(TFET)；第一n型TFET，所述第一n型TFET与所述第一p型TFET串联耦合；第一节点，所述第一节点耦合至所述第一p型和n型TFET的栅极端子；第一时钟节点，所述第一时钟节点耦合至所述第一TFET的源极端子，所述第一时钟节点用于提供第一时钟；以及第二时钟节点，所述第二时钟节点耦合至所述第二TFET的源极端子，所述第二时钟节点用于提供第二时钟。
时钟节点隧穿场效应晶体管源极端子耦合串联耦合节点耦合时序描述栅极端子低功率

[发明专利]具有高写裕度的9T TFET与MOSFET器件混合型SRAM单元电路-CN201910599322.5有效
发明人：卢文娟;董兰志;彭春雨;吴秀龙;蔺智挺;陈军宁 -专利权人：安徽大学
申请日： 2019-07-04 - 公布日： 2021-07-27 - 主分类号： G11C11/412 文献下载
摘要：本发明公开了一种具有高写裕度的9T TFET与MOSFET器件混合型SRAM单元电路，单元的整体结构采用了读写分离的方式，单元电路的主体采用TFET器件，传输管部分采用了TFET器件与MOSFET器件组合方式，既克服了堆叠TFET传输能力弱的缺点，又避免了TFET器件作SRAM单元传输管时出现的P‑I‑N正偏电流问题。
具有高写裕度 tfet mosfet 器件混合 sram 单元电路

[发明专利]一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路-CN201910599805.5有效
发明人：卢文娟;欧阳春;董兰志;彭春雨;吴秀龙;蔺智挺;陈军宁 -专利权人：安徽大学
申请日： 2019-07-04 - 公布日： 2021-04-30 - 主分类号： G11C11/412 文献下载
摘要：本发明公开了一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，其整体结构采用了读写分离的方式，单元电路的主体采用TFET器件，传输管部分采用了TFET器件与MOSFET器件组合方式，既克服了堆叠TFET传输能力弱的缺点，又避免了TFET器件作SRAM单元传输管时出现的P‑I‑N正偏电流问题。
一种具有高写裕度 10 tfet mosfet 器件混合 sram 单元电路

[发明专利]隧穿场效应晶体管及其制备方法-CN201580082816.6有效
发明人：杨喜超;张臣雄 -专利权人：华为技术有限公司
申请日： 2015-09-01 - 公布日： 2020-09-04 - 主分类号： H01L29/739 文献下载
摘要：提供一种隧穿场效应晶体管(TFET)及其制备方法，属于半导体技术领域。TFET中的沟道区(202)连接源区(201)和漏区(203)；口袋层(204)和栅氧层(205)依次制备于源区与栅区之间；源区中的第一区域制备有金属层，第一区域位于源区与口袋层相接触侧，口袋层至少部分覆盖金属层；口袋层与源区中的第二区域组成TFET的第一隧穿结，口袋层与金属层组成TFET的第二隧穿结。本发明通过源区中的第一区域制备有金属层，使得口袋层与源区中非金属层所在的第二区域组成TFET的第一隧穿结，口袋层与金属层组成TFET的第二隧穿结，相对于仅由口袋层与源区组成隧穿结的TFET，能够通过口袋层与金属层组成的隧穿结增加隧穿电流，从而实现在不增加TFET版图面积的情况下，增加TFET的隧穿电流。
场效应晶体管及其制备方法

[发明专利]一种基于平面工艺自对准制备隧穿场效应晶体管的方法-CN201010100144.6有效
发明人：艾玉杰;黄如;郝志华;范春晖;浦双双;王润声;云全新 -专利权人：北京大学
申请日： 2010-01-22 - 公布日： 2010-07-14 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种基于平面工艺自对准制备隧穿场效应晶体管(TFET)的方法，降低了制备平面TFET对光刻工艺的要求。该方法中，TFET的源漏区不是由光刻直接定义的，而是通过有源区上方、栅两侧的不同于定义沟道区的介质膜的另一种介质膜定义的，通过湿法腐蚀选择性去除源漏区上方的介质膜就可以消除定义沟道区、源区和漏区三次光刻之间的对准偏差的影响所以，基于此工艺可自对准制备平面TFET，由此缓解了平面TFET制备过程中对光刻对准偏差的苛刻要求，有利于制备出特性稳定可靠的平面TFET器件。
一种基于平面工艺对准制备场效应晶体管方法

[发明专利]基于LRC的直接带隙GeSn互补型TFET器件及其制备方法-CN201710686362.4在审
发明人：张捷 -专利权人：西安科锐盛创新科技有限公司
申请日： 2017-08-11 - 公布日： 2018-01-19 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及一种基于LRC的直接带隙GeSn互补型TFET器件及其制备方法，该方法包括在Si衬底表面连续生长Ge外延层和保护层；利用LRC工艺晶化Si衬底、Ge外延层、保护层，刻蚀保护层，形成Ge虚衬底材料；在Ge虚衬底材料表面生长GeSn层；在GeSn层制备隔离沟槽，形成P型TFET有源区和N型TFET有源区；制备栅极、源区、漏区；利用CVD工艺，在P型TFET有源区和N型TFET有源区淀积金属电极。同时，利用直接带隙GeSn材料制备互补型TFET器件，可以克服隧穿晶体管的开态电流较小，电路性能不足的缺点。
基于 lrc 直接 gesn 互补 tfet 器件及其制备方法

[发明专利]互补式开关元件-CN201980092971.4在审
发明人：富冈克广 -专利权人：国立大学法人北海道大学
申请日： 2019-12-25 - 公布日： 2021-10-01 - 主分类号： H01L27/092 文献下载
摘要：本发明的互补式开关元件具有具备第一导电型的沟道的第一TFET和具备第二导电型的沟道的第二TFET。第一TFET及第二TFET各自具有：掺杂为第一导电型的IV族半导体基板；配置于IV族半导体基板上的由III‑V族化合物半导体构成的纳米线；与IV族半导体基板连接的第一电极；与纳米线连接的第二电极；以及向第一TFET中，第二电极为源极电极，且第一电极为漏极电极。第二TFET中，第一电极为源极电极，且第二电极为漏极电极。
互补开关元件

[发明专利]一种四端隧穿场效应晶体管及其制备方法-CN202310609404.X在审
发明人：黄芊芊;王凯枫;黄如 -专利权人：北京大学
申请日： 2023-05-26 - 公布日： 2023-08-08 - 主分类号： H01L29/06 文献下载
摘要：本发明提出的四端隧穿场效应晶体管结构，四端TFET器件的衬底区都有一个零偏或者反偏的PN结，可以抑制TFET器件之间以及TFET和CMOS之间的漏电。在所有电路应用场景下，保证TFET电路以及TFET‑CMOS混合电路的低功耗优势与正常工作，提升了电路可靠性。该四端TFET器件的源端既可以采用单一掺杂类型的隧穿结设计，也可以采用两种掺杂类型的混合机制结设计。
一种四端场效应晶体管及其制备方法

[发明专利]一种具有超低功耗和高写裕度的12T TFET SRAM单元电路-CN201811505310.3在审
发明人：卢文娟;董兰志;彭春雨;吴秀龙;蔺智挺;陈军宁 -专利权人：安徽大学
申请日： 2018-12-10 - 公布日： 2019-04-19 - 主分类号： G11C11/402 文献下载
摘要：本发明公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他的TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM
静态功耗裕度超低功耗电路亚阈值摆幅个数量级工作电压传输管开关比漏电流

[实用新型]一种具有超低功耗和高写裕度的12T TFET SRAM单元电路-CN201822069491.1有效
发明人：卢文娟;董兰志;彭春雨;吴秀龙;蔺智挺;陈军宁 -专利权人：安徽大学
申请日： 2018-12-10 - 公布日： 2019-08-27 - 主分类号： G11C11/402 文献下载
摘要：本实用新型公开了一种具有超低功耗和高写裕度的12T TFET SRAM单元电路，其利用TFET相比于MOSFET具有更小的亚阈值摆幅和更高的开关比等特性，不仅解决了传统MOSFET SRAM单元结构的静态功耗大的问题，在相同的工作电压下如0.3V到0.6V时，其静态功耗与其他TFET SRAM单元结构相比，其静态功耗至少降低了4个数量级，而且提高了TFET SRAM单元的写裕度和稳定性；即消除了TFET做SRAM传输管时出现的正偏漏电流问题
静态功耗裕度超低功耗电路本实用新型亚阈值摆幅个数量级工作电压传输管开关比漏电流

[发明专利]一种具有低功耗和写增强的混合10T TFET-MOSFET SRAM单元电路-CN201910549755.X在审
发明人：彭春雨;刘东;蔺智挺;卢文娟;吴秀龙;黎轩;陈军宁 -专利权人：安徽大学
申请日： 2019-06-24 - 公布日： 2019-09-13 - 主分类号： G11C11/419 文献下载
摘要：本发明公开了一种具有低功耗和写增强的混合10T TFET‑MOSFET SRAM单元电路，使用双向导通的NMOSFET代替TFET作SRAM单元的访问管。其利用MOSFET双向导通的特点以及TFET比MOSFET具有更低的阈值电压、更小的泄漏电流、更低的关断电流和更高的开关电流比等优势，减小了TFET SRAM静态功耗，同时也降低了保持状态下的单元泄漏电流；利用读写分离将存储节点与读取路径分开，从而提高了读取稳定性；从单元写速度的仿真结果来看，单元的工作电压越低，写速度越快；在相同的工作电压下如0.4V到0.9V，其静态功耗与6T TFET SRAM单元结构相比，至少降低2个数量级，而且提高了TFET SRAM单元的写裕度，降低了单元的静态功耗，提高了单元的写能力和写速度。
静态功耗工作电压双向导通低功耗电路读取读取稳定性开关电流比存储节点单元泄漏仿真结果个数量级关断电流泄漏电流阈值电压读写减小裕度访问

1
2
3
4
5
6
7
8
9
10
11
12
下一页»
尾页
共 176 条