“锁存数据”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果3160114个，建议您升级VIP下载更多相关专利

[发明专利]非易失性存储系统及其操作方法-CN201610089956.2有效
发明人：刘炳晟 -专利权人：爱思开海力士有限公司
申请日： 2016-02-17 - 公布日： 2020-11-03 - 主分类号： G11C16/26 文献下载
摘要：一种非易失性存储系统包括：非易失性存储器件，包括同时储存M位数据的多电平单元和用于分别基于单个位储存M位数据的M个锁存器，M为等于或大于3的整数；以及控制器，适用于在第一半读取时段期间分别将多电平单元的M位数据顺序地锁存在M个锁存器中，以及在第二半读取时段期间将M个锁存器中锁存的M位数据顺序地输出。
非易失性存储系统及其操作方法

[发明专利]具有自复位指针的动态锁存接收器-CN00117944.6无效
发明人：桐畑外志昭;杰哈德·缪勒;戴维·R·汉森 -专利权人：国际商业机器公司;英芬能技术北美公司
申请日： 2000-03-30 - 公布日： 2001-04-25 - 主分类号： G06F13/28 文献下载
摘要：一种动态锁存接收器装置包括一系列并行安置的用来顺序锁存在一单独数据线上串行通信的数据信号的数据锁存装置。该装置包括第一指针信号发生器,每一个所产生的第一指针信号相应于一特定的锁存装置并且在时间上与在先产生的第一指针信号相重叠;和与锁存装置相关的脉冲反相器装置,用来接收相应的第一指针信号和产生各自的第二指针信号用来输入到各自的锁存装置,每一第二指针信号以非重叠顺序方式产生,用来以与串行通信数据信号相同步的方式触发每一数据信号的各自的锁存。
具有复位指针动态接收器

[发明专利]NAND闪存设备中的非破坏性模式高速缓存编程-CN202211111966.3在审
发明人： J·郭 -专利权人：长江存储科技有限责任公司
申请日： 2020-08-27 - 公布日： 2022-12-20 - 主分类号： G11C7/10 文献下载
摘要：该方法包括：当编程并验证了第一组逻辑状态时，从多个页缓冲器中的数据锁存器的第一集合中丢弃第一编程数据的上部页。多个页缓冲器包括数据锁存器的第一集合、第二集合和第三集合，其被配置为分别存储编程数据的上部页、中间页和下部页。该方法还包括：将第二编程数据的下部页上载到高速缓存锁存器的集合；在丢弃第一编程数据的下部页之后，从高速缓存锁存器的集合向数据锁存器的第三集合传递第二编程数据的下部页；以及将第二编程数据的中间页上载到高速缓存锁存器的集合
nand 闪存设备中的破坏性模式高速缓存编程

[发明专利]NAND闪存设备中的非破坏性模式高速缓存编程-CN202080002380.6有效
发明人： J·郭 -专利权人：长江存储科技有限责任公司
申请日： 2020-08-27 - 公布日： 2022-09-30 - 主分类号： G11C7/10 文献下载
摘要：该方法包括：当编程并验证了第一组逻辑状态时，从多个页缓冲器中的数据锁存器的第一集合中丢弃第一编程数据的上部页。多个页缓冲器包括数据锁存器的第一集合、第二集合和第三集合，其被配置为分别存储编程数据的上部页、中间页和下部页。该方法还包括：将第二编程数据的下部页上载到高速缓存锁存器的集合；在丢弃第一编程数据的下部页之后，从高速缓存锁存器的集合向数据锁存器的第三集合传递第二编程数据的下部页；以及将第二编程数据的中间页上载到高速缓存锁存器的集合
nand 闪存设备中的破坏性模式高速缓存编程

[发明专利]半导体存储装置及存储器系统-CN201810088575.1在审
发明人：梶山朋子;菅原昭雄;原田佳和;有薗大介 -专利权人：东芝存储器株式会社
申请日： 2018-01-30 - 公布日： 2019-03-19 - 主分类号： G11C16/08 文献下载
摘要：半导体存储装置包含：第1及第2平面；第1锁存电路，保存从外部输入的页面；第2锁存电路，保存从第1锁存电路传输且含第1比特的页面；第3锁存电路，保存从第1锁存电路传输且含第2比特的页面；第4锁存电路，保存从外部输入的页面；第5锁存电路，保存从第4锁存电路传输且含第1比特的页面；第6锁存电路，保存从第4锁存电路传输且含第2比特的页面；及控制电路，控制写入动作。控制电路在执行第1处理的同时并行执行第2处理，第1处理是从外部接收含第1指令、地址、数据及第2指令的第1指令序列，第2处理是从第1锁存电路向第2锁存电路或第3锁存电路传输数据。
锁存电路页面保存半导体存储装置传输存储器系统控制电路写入动作外部指令并行执行传输数据指令序列

[发明专利]数模转换器-CN201410294636.1有效
发明人：蒋颖丹;张涛;苏小波;杨霄垒 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-06-25 - 公布日： 2017-03-15 - 主分类号： H03M1/66 文献下载
摘要：该数模转换器，其包括时钟分配模块、输入锁存模块、数据译码模块、开关驱动模块、电流源阵列模块，带隙基准模块和偏置模块。该时钟分配模块包括数字域时钟分配模块和模拟域时钟分配模块。该输入锁存模块包括多个输入锁存子模块，数据译码模块包括多个数据译码子模块，每个输入锁存子模块对应一个数据译码子模块，数据多路并行输入到输入锁存子模块锁存再分别由对应数据译码子模块译码处理。
数模转换器

[发明专利]数据驱动器和使用该数据驱动器的有机发光显示装置-CN200610137986.2有效
发明人：金度晔;朴镕盛 -专利权人：三星SDI株式会社
申请日： 2006-11-01 - 公布日： 2007-05-09 - 主分类号： G09G3/30 文献下载
摘要：本发明提供了一种功耗和布局面积都减小的数据驱动器和使用该数据驱动器的有机发光显示装置。该数据驱动器包括：适于提供采样信号的移位寄存部分；采样锁存部分，其包括适于响应所述采样信号来存储数据的采样锁存器；以及保持锁存部分，其包括适于响应外部提供的源输出使能信号来接收存储在所述采样锁存器内的数据的保持锁存器每个采样锁存器都包括采样位存储器。每个采样位存储器都包括：适于接收所述数据的特定位的第一输入单元；适于存储与第一输入单元所提供的特定位的逻辑信号相对应的电压的第一电容器；以及适于使存储在第一电容器内的逻辑信号反相的第一反相器。
数据驱动器使用有机发光显示装置

[实用新型]一种打印并口转换串口电路-CN201620669368.1有效
发明人：黄新山;余华堂;程晓钟;曹静;丘文泽 -专利权人：深圳市华阳信通科技发展有限公司
申请日： 2016-06-29 - 公布日： 2017-02-08 - 主分类号： G06F13/40 文献下载
摘要：本实用新型提供了一种打印并口转换串口电路，用于实现打印机并口数据由串口输出，所述电路包括并口，用于数据的输入；微控制单元，与串口连接，实现数据的传输；反相器组件，用于对连接引脚高低电平实现转化；触发器，用于实现数据的准确传输；锁存器，用于对并口出来的数据进行锁存和传输；串口，用于数据的输出；并口引脚与反相器组件、锁存器和微控制单元引脚连接，微控制单元引脚与串口、并口、反相器组件、触发器和锁存器引脚连接，反相器组件引脚与微控制单元、锁存器、触发器和并口引脚连接，触发器引脚与反相器组件和微处理单元引脚连接，锁存器引脚与并口、反相器组件和微控制单元引脚连接。
一种打印并口转换串口电路

[发明专利]页缓冲器以及具有该页缓冲器的半导体存储器装置-CN202110200138.6在审
发明人：朴康愚 -专利权人：爱思开海力士有限公司
申请日： 2021-02-23 - 公布日： 2021-12-28 - 主分类号： G11C16/10 文献下载
摘要：该页缓冲器可包括：感测节点，其电位在数据感测操作期间基于流过位线的电流量来控制，在数据传输操作期间基于页缓冲器公共节点的电位来控制；以及主锁存器组件，其被配置为基于感测节点的电位来锁存数据，其中，主锁存器组件在数据传输操作期间根据第一跳闸电压和感测节点的电位来锁存数据，并且在数据感测操作期间根据第二跳闸电压和感测节点的电位来锁存数据，第一跳闸电压和第二跳闸电压不同。
缓冲器以及具有半导体存储器装置

[发明专利]外围设备互连总线除错装置及方法-CN200410091864.5无效
发明人：王辉 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2004-12-24 - 公布日： 2006-07-05 - 主分类号： G06F11/00 文献下载
摘要：该装置包括一地址/数据锁存及译码电路、一地址/数据译码电路、一单步运行电路及一系统资料显示电路。地址/数据锁存及译码电路，用于锁存在PCI总线周期内上电自检产生的二进制地址及数据，并将该二进制地址及数据进行译码。单步运行控制电路，用于在PCI总线周期内产生单步运行控制信号控制单步运行状态的变换以及地址/数据锁存及译码电路的执行，使得译码后的地址及数据处于显示并保持状态。系统资料显示电路，用于将来自地址/数据锁存及译码电路的地址及数据进行显示。本装置可实现总线周期期间锁存的地址、数据显示并保持于显示器上，从而为系统设备除错提供依据。
外围设备互连总线除错装置方法

[发明专利]非易失半导体存储器件及其过写入补救方法-CN98126572.3无效
发明人：今宫贤一;中村宽 -专利权人：株式会社东芝
申请日： 1995-09-29 - 公布日： 2003-10-08 - 主分类号： G11C7/00 文献下载
摘要：一种非易失性半导体存储器件及其过写入补救方法，在过写入核实时，当从已选出的存储器单元(MC1-MCn)读出数据，位线电位就相应于此数据而变化。若使晶体管(Q1)导通，则与位线(BL1)的数据相应地固定锁存电路(LT)。根据该锁存电路(LT)的状态，当有过写入状态的存储器单元的情况下，将选择出的存储器单元的数据锁存在锁存电路(LT)中，消去1页的数据。此后，用锁存在锁存电路(LT)中的数据，进行通常的写入动作。
非易失半导体存储器件及其写入补救方法

[发明专利]非易失性半导体存储器件及其过写入补救方法-CN95117371.5无效
发明人：今宫贤一;中村宽 -专利权人：株式会社东芝
申请日： 1995-09-29 - 公布日： 1999-09-29 - 主分类号： H01L29/78 文献下载
摘要：一种非易失性半导体存储器件及其过写入补救方法，在过写入核实时，当从已选出的存储器单元（ＭＣ１－ＭＣｎ）读出数据，位线电位就相应于此数据而变化。若使晶体管（Ｑ１）导通，则与位线（ＢＬ１）的数据相应地固定锁存电路（ＬＴ）。根据该锁存电路（ＬＴ）的状态，当有过写入状态的存储器单元的情况下，将选择出的存储器单元的数据锁存在锁存电路（ＬＴ）中，消去１页的数据。此后，用锁存在锁存电路（ＬＴ）中的数据，进行通常的写入动作。
非易失性半导体存储器件及其写入补救方法

[发明专利]配置成执行测试操作的装置-CN202110664163.X在审
发明人：郑亨洙;李东范 -专利权人：爱思开海力士有限公司
申请日： 2021-06-16 - 公布日： 2022-08-16 - 主分类号： G11C29/02 文献下载
摘要：装置包括：选择数据生成电路，被配置为根据是否进入故障测试而从熔丝数据生成选择数据或生成具有预设测试输入图案的选择数据；以及故障标志生成电路，被配置为通过锁存选择数据来生成锁存数据，并通过检测锁存数据是否具有预设测试图案来生成故障标志
配置执行测试操作装置

[发明专利]半导体存储装置及包括其的系统-CN201510600698.5有效
发明人：尹大镐 -专利权人：爱思开海力士有限公司
申请日： 2015-09-18 - 公布日： 2019-09-24 - 主分类号： G11C7/10 文献下载
摘要：一种半导体存储装置，包括：DBI计算块、反相锁存块、反相数据选择输出块以及管道锁存块。DBI计算块执行DBI计算并基于DBI计算的结果来输出DBI结果信号。反相锁存块在DBI使能信号被使能时将数据反相并输出反相的数据。反相数据选择输出块响应于DBI结果信号和管道输入信号来输出反相的数据作为数据反相信号。管道锁存块接收未反相的数据和反相的数据，并根据DBI计算的结果来将数据和反相的数据中的一个输出。
半导体存储装置包括系统

[发明专利]半导体存储器装置及其多位数据感测方法-CN201811441122.9在审
发明人：金经纶;徐寧焄;张寿凤 -专利权人：三星电子株式会社
申请日： 2018-11-29 - 公布日： 2019-06-25 - 主分类号： G11C7/06 文献下载
摘要：提供了半导体存储器装置及其多位数据感测方法。该半导体存储器装置包括：存储器单元，存储多位数据；以及位线感测放大器，以开放位线结构连接到存储器单元的位线和与存储器单元对应的互补位线。位线感测放大器包括第一锁存器和第二锁存器，第一锁存器顺序地感测存储的多位数据的第一位和第二位并且向第二锁存器发送感测的第一位，第二锁存器感测来自第一锁存器的发送的位。
锁存器感测多位数据半导体存储器装置存储器单元位线感测放大器存储发送互补位线结构连接开放位线位线

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top