“杨霄垒”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]一种用于反熔丝FPGA中隔离电路的闭环控制结构-CN202111502159.X有效
发明人：马金龙;赵桂林;代志双;曹靓;蔺旭辉;杨霄垒;孙杰杰 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-12-09 - 公布日： 2023-10-13 - 主分类号： H02M3/07 文献下载
摘要：本发明公开一种用于反熔丝FPGA中隔离电路的闭环控制结构，属于集成电路领域。本发明采用1#电荷泵来控制NMOS晶体管HVN1开关通断，通过芯片电源将隔离电路的栅电容电压充电到芯片电源电压值附近，解决了2#电荷泵在输出负载电容大的情况下升压慢问题。当2#电荷泵的输出电压值达到某一阈值时，关闭1#电荷泵，关断NMOS晶体管HVN1的控制开关，防止2#电荷泵的输出对芯片电源反向充电。当2#电荷泵的输出电压值达到某一阈值时，振荡器降频工作，降低2#电荷泵的功耗，从而降低系统功耗。当2#电荷泵的输出电压值达到某一阈值时，稳压电路启动，减少二级电荷泵的输出纹波。
一种用于反熔丝 fpga 隔离电路闭环控制结构

[发明专利]一种用于反熔丝FPGA中的电平转换电路-CN202111487678.3有效
发明人：马金龙;赵桂林;张长胜;曹靓;蔺旭辉;杨霄垒;孙杰杰 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-12-07 - 公布日： 2023-03-10 - 主分类号： H03K19/17748 文献下载
摘要：本发明公开一种用于反熔丝FPGA中的电平转换电路，属于集成电路领域。本发明在常规的四管电平转换结构中，增加4颗高压MOS晶体管，引入中间电压，使每颗MOS管在电平转换工作时都不会超出限定的源漏电压值来有效抑制热载流子效应，从而有效地提升了FPGA工作的可靠性；在其基础上，增加2颗高压MOS晶体管，引入低压逻辑电源电压作为栅控制信号，同时下拉NMOS用一个低压NMOS，保证低电压向高电压的正确转换，加快了翻转速度，提升了编程的可靠性。
一种用于反熔丝 fpga 中的电平转换电路

[发明专利]一种应用于N_FLASH型FPGA的配置控制电路-CN202110903663.4有效
发明人：蔺旭辉;王晓玲;马金龙;曹常锐;代志双;张长胜;赵桂林;杨霄垒 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-08-06 - 公布日： 2023-03-07 - 主分类号： G05B19/042 文献下载
摘要：本发明公开一种应用于N_FLASH型FPGA的配置控制电路，属于可编程逻辑器件领域，包括字线电路、位线电路、数据读取电路和数据对比校验电路。字线电路中的每根字线信号栅端水平连接到N_FLASH存储阵列中对应的每一行的存储单元的栅端；位线电路中的每根位线漏端连接到对应的每一列N_FLASH存储单元的漏端，每根位线源端连接到相应的每一列FLASH存储单元的源端；数据读取电路包括特定个数的数据读取通道，每一个数据读取通道对应相应位的位线通道，能够将配置数据从FLASH存储单元漏端读取出来；数据对比校验电路将编程数据和从FLASH存储阵列上读取到的配置数据进行异或对比校验。
一种应用于 n_flash fpga 配置控制电路

[发明专利]一种用于反熔丝FPGA中隔离电路的控制结构-CN202111504649.3有效
发明人：马金龙;赵桂林;曹靓;蔺旭辉;杨霄垒;孙杰杰 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-12-10 - 公布日： 2023-01-24 - 主分类号： H03K19/17748 文献下载
摘要：本发明公开一种用于反熔丝FPGA中隔离电路的控制结构，属于集成电路领域，包括控制逻辑模块、振荡器、电荷泵、反相器、零伏电路、NMOS晶体管HVN1和稳压电路；反熔丝FPGA编程过程中，使用零伏电路关闭隔离电路，实现对编程通路用的高电压与用户逻辑电路用的低电压之间进行高低压隔离；反熔丝FPGA编程完成后进入用户模式，隔离电路由电荷泵开启，电荷泵启动的同时打开作为电荷泵辅助充电模块的NMOS晶体管HVN1，电荷泵辅助充电模块通过充电能力强的芯片工作电源快速将隔离电路的栅电容电压充电到芯片工作电源电压值附近。
一种用于反熔丝 fpga 隔离电路控制结构

[发明专利]用于反熔丝电路中的隔离保护电路结构-CN202111285955.2在审
发明人：马金龙;赵桂林;曹靓;蔺旭辉;隽扬;杨霄垒;孙杰杰 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-11-02 - 公布日： 2022-01-25 - 主分类号： H03K19/003 文献下载
摘要：本发明公开一种反熔丝电路中的隔离保护电路结构，属于微电子领域，包括PMOS管P3和P4、NMOS管N2和N3、反相器INV2；反相器INV2的输入端输入控制信号，输出端连接PMOS管P4和NMOS管N3的控制栅；PMOS管P4的漏端连接低压电路节点；PMOS管P3的控制栅连接高压电路节点，漏端连接低压电路节点；NMOS管N2的控制栅连接高压电路节点，漏端接低压电路节点，源端接NMOS管N3的漏端，NMOS管N3的控制栅接反相器INV2的输出端，源端接逻辑电路工作地GNDA。在反熔丝器件编程期间，控制信号为逻辑“高”，该隔离保护电路结构能够将低压电路与编程反熔丝器件用的高压电路隔离开来；在正常工作模式下，控制信号为逻辑“低”，能够实现逻辑信号的正常传输，保护了低压逻辑电路免遭高电压的击穿。
用于反熔丝电路中的隔离保护结构

[发明专利]一种对一次可编程存储器芯片进行筛选的方法-CN202010196359.6有效
发明人：孙杰杰;于跃;赵桂林;杨霄垒;曹靓 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-03-19 - 公布日： 2021-11-23 - 主分类号： G11C29/00 文献下载
摘要：本发明公开一种对一次可编程存储器芯片进行筛选的方法，属于CMOS集成电路技术领域。通过编程器对一次可编程存储器芯片的冗余行进行编程并校验，剔除校验失败的芯片；对一次可编程存储器芯片进行空片检查，剔除检查失败的芯片；通过编程器对一次可编程存储器芯片的冗余列进行编程并校验，剔除校验失败的芯片；再次对一次可编程存储器芯片进行空片检查，剔除检查失败的芯片；对一次可编程存储器芯片进行动态老炼，诱导有潜在缺陷的芯片发生早期失效；进行全片读取校验，剔除发生错误的芯片。本发明提供的方法可以有效剔除有工艺缺陷或参数不达标的芯片，具有很高的应用价值。
一种一次可编程存储器芯片进行筛选方法

[发明专利]一种应用于大规模反熔丝FPGA的时钟网络架构-CN202110443553.4在审
发明人：蔺旭辉;曹靓;马金龙;孙杰杰;赵桂林;杨霄垒;王晓玲 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-04-23 - 公布日： 2021-07-09 - 主分类号： G06F30/34 文献下载
摘要：本发明公开一种应用于大规模反熔丝FPGA的时钟网络架构，属于可编程逻辑器件领域。所述应用于大规模反熔丝FPGA的时钟网络架构包括HCLK硬线时钟网络和RCLK布线时钟网络，其时钟信号通过时钟输入缓存模块输入；所述HCLK硬线时钟网络和所述RCLK布线网络时钟各有4路时钟信号，同步到达芯片中各个时钟分布模块CT，并通过各个时钟分布模块CT将时钟信号传输到到全芯片可编程逻辑资源CLB阵列中。本发明所提出的一种应用于大规模反熔丝FPGA的时钟网络架构，经过设计、仿真和流片测试验证后的一种可靠、灵活的时钟网络架构设计方法，为后期设计更大逻辑资源规模的反熔丝FPGA电路时钟网络架构提供了可靠的设计保障依据。
一种应用于大规模反熔丝 fpga 时钟网络架构

[实用新型]一种能够自适应调节源极电压的灵敏放大器-CN202021517500.X有效
发明人：张其笑;周云波;赵桂林;杨霄垒;吴晨烨;高宏;张新港;王克鑫;徐亮;张文尧;周健恺 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-07-28 - 公布日： 2021-01-29 - 主分类号： G11C7/06 文献下载
摘要：本实用新型公开一种能够自适应调节源极电压的灵敏放大器，属于存储器设计技术领域，包括灵敏放大器模块和源极电压调节模块；所述源极电压调节模块根据所述灵敏放大器模块工作时源极的电压需求，将低电压VSS进行负向调节，输出电平NVSS接入所述灵敏放大器模块的源极，作为低压电源。添加源极电压调节模块可以使输入信号的共模电压降低，加快灵敏放大器模块的翻转速度；同时，源端电压的降低，使得高低电平之间电压差增大，可以支持更低工作电压（0.4V）的工作条件下稳定工作。
一种能够自适应调节电压灵敏放大器

[发明专利]一种源极电压自适应调节的灵敏放大器电路-CN202010739816.1在审
发明人：张其笑;周云波;赵桂林;杨霄垒;吴晨烨;高宏;张新港;王克鑫;徐亮;张文尧;周健恺 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-07-28 - 公布日： 2020-10-02 - 主分类号： G11C7/06 文献下载
摘要：本发明公开一种源极电压自适应调节的灵敏放大器电路，属于存储器设计技术领域，包括灵敏放大器模块和源极电压调节模块；所述源极电压调节模块根据所述灵敏放大器模块工作时源极的电压需求，将低电压VSS进行负向调节，输出电平NVSS接入所述灵敏放大器模块的源极，作为低压电源。添加源极电压调节模块可以使输入信号的共模电压降低，加快灵敏放大器模块的翻转速度；同时，源端电压的降低，使得高低电平之间电压差增大，可以支持更低工作电压（0.4V）的工作条件下稳定工作。
一种电压自适应调节灵敏放大器电路

[发明专利]一种MTM反熔丝FPGA的编程方法-CN201911271599.1在审
发明人：马金龙;赵桂林;吴素贞;隽扬;封晴;杨霄垒;孙杰杰;曹靓 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2019-12-12 - 公布日： 2020-05-08 - 主分类号： G06F15/78 文献下载
摘要：本发明公开一种MTM反熔丝FPGA的编程方法，属于可编程反熔丝技术领域。对于每一个反熔丝的编程，先施加正向编程脉冲，然后再施加反向编程脉冲；其中，对选定编程的反熔丝施加每一个编程脉冲之前，对布线轨线进行预充电；对选定编程的反熔丝施加每一个编程脉冲之后，给编程中的反熔丝热弛豫时间；编程阶段完成后，进行编程后电流校验；电流校验成功，对该反熔丝再施加N组强化编程脉冲，N5。本发明能够解决MTM反熔丝FPGA编程过程中误编程问题，增加编程后反熔丝中形成的导电细丝的均匀性和稳定性，提升编程成功率，提高编程后MTM反熔丝FPGA的可靠性。
一种 mtm 反熔丝 fpga 编程方法

[发明专利]用于DDS数字内核与数模转换器的电路接口系统-CN201611181645.5有效
发明人：苏小波;于宗光;张涛;季惠才;杨霄垒;张甘英;邹家轩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-12-20 - 公布日： 2019-10-29 - 主分类号： H03K19/0175 文献下载
摘要：本发明涉及一种用于DDS数字内核与数模转换器的电路接口系统，其包括DDS内核以及DAC内核；还包括内核接口电路，内核接口电路包括第一数据控制级、第二数据控制级以及第三数据控制级；第一数据控制级接收DDS内核产生的四路并行数据以及DDS内核产生的第一内核时钟；第二数据控制级，将四路并行数据分为两组相位相差180°的数据，并传输至第三数据控制级内，第三数据控制级接收第二数据控制级传输的两组相位相差180°的数据后，在四路相差90°相位的分频电路时钟作用下，将四路并行数据按90°相位差依次传输至DAC内核内。本发明结构紧凑，保证由DDS内核产生的四路高速并行数据能够按序传输至数模转换器，安全可靠。
用于 dds 数字内核数模转换器电路接口系统

[发明专利]一种应用于分段电流舵DAC的电路仿真方法-CN201610854264.2有效
发明人：张涛;苏小波;杨霄垒;蒋腾霄;杨俊浩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-09-27 - 公布日： 2019-07-26 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种应用于分段电流舵DAC的电路仿真方法，首先根据分段架构的情况，对温度计码和二进制码的转换点进行仿真，得到各开启直流点数据；然后拟合全0码到全1码输入的所有直流点数据；最后将数据输入到行为级模型中仿真，得到DAC器件的关键参数值。相比传统仿真方法，本发明的电路仿真方法可减少数据运算量，有效提高整体电路仿真效率，缩短产品设计周期。
一种应用于分段电流 dac 电路仿真方法

[发明专利]一种适用于高速串行接口的线性均衡器-CN201610560555.0有效
发明人： 杨霄垒;蒋颖丹;张沁枫;杨俊浩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-07-15 - 公布日： 2019-03-19 - 主分类号： H04L25/03 文献下载
摘要：本发明涉及一种适用于高速串行接口的线性均衡器，包括由第一NMOS晶体管M1，第二NMOS晶体管M2组成的差分输入对管，由第三NMOS晶体管M3，第四NMOS晶体管M4组成的偏置电流源，一对差分输入信号V_INP，V_INN和一对差分输出信号V_OUTP，V_OUTN，还包括由可变电阻R_S，可变电容C_S组成的电容电阻负反馈均衡电路和由电阻R_G和第五NMOS晶体管M5组成的有源电感与两个负载电阻R_L共同形成输出负载。本发明通过有源电感能够多产生一个高于通道带宽的零点，在高速串行数据传输的过程中提供更宽的带宽和更大的高频增益，提高均衡器性能，同时有效减少了集成电路芯片版图面积，降低了和功耗。
一种适用于高速串行接口线性均衡器

[发明专利]数模转换器-CN201410294636.1有效
发明人：蒋颖丹;张涛;苏小波;杨霄垒 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-06-25 - 公布日： 2017-03-15 - 主分类号： H03M1/66 文献下载
摘要：本发明涉及一种适用于2GSPS以上速率高精度数模转换器。该数模转换器，其包括时钟分配模块、输入锁存模块、数据译码模块、开关驱动模块、电流源阵列模块，带隙基准模块和偏置模块。该时钟分配模块包括数字域时钟分配模块和模拟域时钟分配模块。该输入锁存模块包括多个输入锁存子模块，数据译码模块包括多个数据译码子模块，每个输入锁存子模块对应一个数据译码子模块，数据多路并行输入到输入锁存子模块锁存再分别由对应数据译码子模块译码处理。所述数模转换器还包括N合一模块和N分频模块。本发明降低数字域模块的功耗及设计难度。在高速时钟工作条件下，克服工艺、温度、电源电压偏差引起的数模转换器精度损失。
数模转换器

[发明专利]高速串口负载自动校准电路-CN201510460636.9在审
发明人：蒋颖丹;张沁枫;杨霄垒;万书芹;梁琦;苏小波;汤赛楠 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2015-07-30 - 公布日： 2015-12-02 - 主分类号： H03K19/0175 文献下载
摘要：本发明涉及一种高速串口负载自动校准电路。高速串口负载自动校准电路的端口负载电阻阵列的一端接入模拟电源，另一端与第一电流源的输入端连接，第一电流源的输出端接地；高精度电阻的一端接入模拟电源，另一端与第二电流源的输入端连接，第二电流源的输出端接地；所述高速串口电阻阵列的一端接入模拟电源；比较器负输入端接入在端口负载电阻阵列和第一电流源之间，正输入端接入在高精度电阻与第二电流源之间，比较器比较高精度电阻和端口负载电阻阵列电压值并将比较结果信号输出给数字状态机，数字状态机生成控制信号，控制端口负载电阻阵列和高速串口电阻阵列的电阻。本发明实现高速串口负载电阻的自动校准，达到高速串口的阻抗匹配效果。
高速串口负载自动校准电路

1
2
下一页»
尾页
共 16 条