专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果991449个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构-CN201510150356.8在审
  • 赵美玲;陈秉睿;王礼赐;唐天浩 - 联华电子股份有限公司
  • 2015-04-01 - 2016-11-23 - H01L23/60
  • 本发明公开一种半导体结构,包括阱、第一轻掺杂、第二轻掺杂、第一掺杂、第二掺杂及栅极。第一轻掺杂设置于阱中。第二轻掺杂设置于阱中并与第一轻掺杂区分离。第一掺杂设置于第一轻掺杂中。第二掺杂部分设置于第二轻掺杂中。第二掺杂具有接触阱的表面。栅极设置于阱上并介于第一掺杂及第二掺杂之间。阱具有第一掺杂类型。第一轻掺杂、第二轻掺杂、第一掺杂及第二掺杂具有第二掺杂类型。
  • 半导体结构
  • [发明专利]双向可控硅静电放电保护结构及SOI结构-CN201910138042.4有效
  • 蔡小五;曾传滨;赵海涛;刘海南;卜建辉;陆江;罗家俊 - 中国科学院微电子研究所
  • 2019-02-25 - 2021-04-13 - H01L27/02
  • 本发明尤其涉及双向可控硅静电放电保护结构及SOI结构:在P衬底内设置有第一N型掺杂、P型掺杂和第二N型掺杂;在第一N型掺杂区内设置有第一P型掺杂、第一N型掺杂和第二N型掺杂,且,第二N型掺杂区位于第一N型掺杂和P型掺杂的交界处;在第二N型掺杂区内从左到右依次设置有第三N型掺杂、第四N型掺杂和第二P型掺杂,第三N型掺杂区位于P型掺杂和第二N型掺杂的交界处;栅氧化层覆盖在P型掺杂的表面且位于第二N型掺杂和第三N型掺杂之间;第一引出电极的一端分别与第一P型掺杂和第一N型掺杂连接,第二引出电极的一端分别与第四N型掺杂和第二P型掺杂连接。
  • 双向可控硅静电放电保护结构soi
  • [发明专利]半导体装置及其制造方法-CN201310364265.5在审
  • 洪志临;陈信良;陈永初 - 旺宏电子股份有限公司
  • 2013-08-20 - 2015-03-18 - H01L29/74
  • 半导体装置包括一衬底、一第一掺杂(doping region)、一第一阱(well)、一第一掺杂(heavily doping region)、一第二掺杂、一第三掺杂以及一电阻元件。第一掺杂设置于衬底上,第一阱设置于第一掺杂区内。第一掺杂设置于第一阱内。第二掺杂设置于第一阱内,第二掺杂是与第一掺杂区间隔开来。第三掺杂设置于第一掺杂区内,第二掺杂经由电阻元件电性连接于第三掺杂。衬底、第一阱及第二掺杂具有一第一掺杂型态,第一掺杂、第一掺杂及第三掺杂具有一第二掺杂型态,第一掺杂型态互补于第二掺杂型态。
  • 半导体装置及其制造方法
  • [实用新型]一种超结IGBT的半导体功率器件-CN202022095317.1有效
  • 陈利;陈译;陈彬 - 厦门芯一代集成电路有限公司
  • 2020-09-22 - 2021-04-06 - H01L29/08
  • 本实用新型公开了一种超结IGBT的半导体功率器件,该器件包括:P型掺杂衬底,P型掺杂衬底上的N型掺杂缓冲,N型掺杂缓冲上的N型轻掺杂漂移,N型轻掺杂漂移上的N型掺杂和P型阱,N型掺杂上的N型轻掺杂沟道,该区设置在P型阱中间,在P型阱且靠近N型掺杂的N型轻掺杂,N型轻掺杂上的N型掺杂,N型掺杂相邻接的P型掺杂,P型阱和N型轻掺杂沟道上的栅结构,该栅结构采用多晶硅和高K绝缘材料,N型/P型掺杂引出发射极,栅结构引出栅极,P型掺杂衬底下表面引出集电极。该器件通过N型轻掺杂可以减小栅沟道的比导通电阻,通过超结可以提高该器件的开关速度。
  • 一种igbt半导体功率器件
  • [发明专利]一种静电保护器件-CN201911060817.7在审
  • 张泽飞;郭朝亮 - 上海类比半导体技术有限公司
  • 2019-11-01 - 2019-12-27 - H01L29/06
  • 本申请公开了一种静电保护器件,包括:P型衬底及N型掺杂埋层;相邻的第一N型阱、第一P型阱、第二N型阱、第二P型阱及第三N型阱;位于第一N型阱中的第一N型掺杂;位于第一P型阱中的第一P型掺杂和第二N型掺杂;位于第二N型阱中的第二P型掺杂、第三N型掺杂和第三P型掺杂;位于第二P型阱中的第四N型掺杂和第四P型掺杂;位于第三N型阱中的第五N型掺杂;位于P型衬底表面的第五P型掺杂和第六P型掺杂;第一、第三、第五N型掺杂、第二、第三P型掺杂相连为阳极;第一、第四、第五、第六P型掺杂、第二、第四N型掺杂相连为阴极。
  • 阴极静电保护器件阳极衬底表面衬底埋层申请
  • [实用新型]一种静电保护器件-CN201921870091.9有效
  • 张泽飞;郭朝亮 - 上海类比半导体技术有限公司
  • 2019-11-01 - 2020-05-12 - H01L29/06
  • 本申请公开了一种静电保护器件,包括:P型衬底及N型掺杂埋层;相邻的第一N型阱、第一P型阱、第二N型阱、第二P型阱及第三N型阱;位于第一N型阱中的第一N型掺杂;位于第一P型阱中的第一P型掺杂和第二N型掺杂;位于第二N型阱中的第二P型掺杂、第三N型掺杂和第三P型掺杂;位于第二P型阱中的第四N型掺杂和第四P型掺杂;位于第三N型阱中的第五N型掺杂;位于P型衬底表面的第五P型掺杂和第六P型掺杂;第一、第三、第五N型掺杂、第二、第三P型掺杂相连为阳极;第一、第四、第五、第六P型掺杂、第二、第四N型掺杂相连为阴极。
  • 一种静电保护器件
  • [发明专利]一种新型的槽栅型MOS器件及其制备方法-CN202110346031.2在审
  • 陈利 - 厦门芯一代集成电路有限公司
  • 2021-03-31 - 2021-06-08 - H01L29/78
  • 本发明公开了一种新型的槽栅型MOS器件及其制备方法,包括:N型衬底,N型轻掺杂缓冲,P型阱,P型掺杂源极,N型掺杂,P型掺杂,N型掺杂源极,高K绝缘层,栅极多晶硅,栅极电极,源极电极和漏极电极;N型衬底的下面做漏极电极,N型衬底上有N型轻掺杂缓冲,N型轻掺杂缓冲上有P型阱和N型掺杂,N型掺杂在P型阱之间,N型掺杂上有P型掺杂,P型掺杂上有N型掺杂源极,N型掺杂源极中间有槽型栅结构,槽型栅结构贯穿N型掺杂源极和P型掺杂,并延伸到N型掺杂,P型阱上有P型掺杂源极,在源极做源极电极,栅极多晶硅做栅极电极。
  • 一种新型槽栅型mos器件及其制备方法
  • [发明专利]一种用于静电保护的可控硅结构-CN202110111482.8在审
  • 凌盛;张泽飞 - 上海类比半导体技术有限公司
  • 2021-01-27 - 2021-05-07 - H01L27/02
  • 本申请公开了一种用于静电保护的可控硅结构,包括:半导体衬底;位于半导体衬底中相邻的第一N型阱和第一P型阱;位于第一N型阱中的N型轻掺杂,N型轻掺杂中形成有靠近半导体衬底表面的第一N型掺杂,第一N型轻掺杂周围依次形成有第一P型掺杂和第二N型掺杂;位于第一P型阱中的P型轻掺杂,P型轻掺杂中分别形成有靠近半导体衬底表面的第三N型掺杂、第二P型掺杂和第四N型掺杂;覆盖部分的第一N型阱和第一P型阱的多晶硅层,多晶硅层暴露各个掺杂;第一N型掺杂和第一P型掺杂连接阳极,第三N型掺杂、第二P型掺杂和第四N型掺杂连接阴极,提高ESD泻放能力。
  • 一种用于静电保护可控硅结构
  • [实用新型]一种用于静电保护的可控硅结构-CN202120236475.6有效
  • 凌盛;张泽飞 - 上海类比半导体技术有限公司
  • 2021-01-27 - 2021-08-20 - H01L27/02
  • 本申请公开了一种用于静电保护的可控硅结构,包括:半导体衬底;位于半导体衬底中相邻的第一N型阱和第一P型阱;位于第一N型阱中的N型轻掺杂,N型轻掺杂中形成有靠近半导体衬底表面的第一N型掺杂,第一N型轻掺杂周围依次形成有第一P型掺杂和第二N型掺杂;位于第一P型阱中的P型轻掺杂,P型轻掺杂中分别形成有靠近半导体衬底表面的第三N型掺杂、第二P型掺杂和第四N型掺杂;覆盖部分的第一N型阱和第一P型阱的多晶硅层,多晶硅层暴露各个掺杂;第一N型掺杂和第一P型掺杂连接阳极,第三N型掺杂、第二P型掺杂和第四N型掺杂连接阴极,提高ESD泻放能力。
  • 一种用于静电保护可控硅结构
  • [发明专利]瞬时电压抑制装置-CN202110056992.X有效
  • 杨敦智;陈子平;林昆贤 - 晶焱科技股份有限公司
  • 2021-01-15 - 2023-08-01 - H01L23/60
  • 本发明公开了一种瞬时电压抑制装置,其包括P型半导体层、第一N型井、第一N型掺杂、第一P型掺杂、第二P型掺杂与第二N型掺杂。第一N型井设于P型半导体层中,第一N型掺杂与第一P型掺杂设于第一N型井中,并共同耦接第一接脚,且第一P型掺杂与第一N型井的底部相离。第二P型掺杂设于第一N型井区内,并与第一N型井的侧壁相离,第二P型掺杂浮接。第二N型掺杂设于P型半导体层中,并耦接第二接脚。第二P型掺杂设于第一P型掺杂与第二N型掺杂之间。
  • 瞬时电压抑制装置
  • [发明专利]半导体结构-CN201410674599.7有效
  • 蔡英杰;陈永初;吴锡垣;龚正 - 旺宏电子股份有限公司
  • 2014-11-21 - 2018-12-25 - H01L29/739
  • 此种半导体结构包括:一基板;一第一掺杂、一第一阱及一第二掺杂,形成于基板中;多个第一掺杂,形成于第一掺杂中;多个导电体及多个介电质,形成于基板上并介于第一掺杂之间;一第二掺杂,形成于第一阱中;一第三掺杂及一第四掺杂,形成于第二掺杂中;以及一第一栅电极及一第一栅介电质。第一掺杂、第一阱、第二掺杂及第四掺杂具有一第一掺杂类型。第二掺杂、第一掺杂及第三掺杂具有一第二掺杂类型。
  • 半导体结构
  • [发明专利]双向式硅控整流器-CN201811168635.7有效
  • 陈致维;林昆贤 - 晶焱科技股份有限公司
  • 2018-10-08 - 2022-04-01 - H01L29/06
  • 本发明公开了一种双向式硅控整流器,其包含一轻掺杂半导体结构、一第一轻掺杂、一第二轻掺杂、一第一掺杂、一第二掺杂、一第一掺杂、一第二掺杂、一第三掺杂与一第四掺杂。轻掺杂半导体结构、第一掺杂与第三掺杂区属于第一导电型,第一轻掺杂、第二轻掺杂、第一掺杂、第二掺杂、第二掺杂与第四掺杂区属于第二导电型。第一轻掺杂的第一部分位于第一掺杂的下方,第二轻掺杂的第二部分位于第二掺杂的下方。
  • 双向式硅控整流器
  • [发明专利]半导体元件及其制造方法与操作方法-CN201310066909.2有效
  • 陈永初;陈信良 - 旺宏电子股份有限公司
  • 2013-03-04 - 2014-09-10 - H01L27/02
  • 半导体元件包括一衬底、一第一阱(well)、一第一掺杂(heavily doping region)、至少一第二掺杂、一栅极层、一第三掺杂以及一第四掺杂。第一阱设置于衬底上,第一掺杂设置于第一阱内,第二掺杂设置于第一掺杂区内,栅极层设置于第一阱上,第三掺杂设置于衬底上,第四掺杂设置于第一阱内。第一掺杂、第三掺杂及第四掺杂具有一第一掺杂型态且彼此分隔开,第一阱及第二掺杂区有一第二掺杂型态,第一掺杂型态互补于第二掺杂型态。
  • 半导体元件及其制造方法操作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top