|
|
钻瓜专利网为您找到相关结果 991449个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体装置及其制造方法-CN201310364265.5在审
-
洪志临;陈信良;陈永初
-
旺宏电子股份有限公司
-
2013-08-20
-
2015-03-18
-
H01L29/74
- 半导体装置包括一衬底、一第一掺杂区(doping region)、一第一阱(well)、一第一重掺杂区(heavily doping region)、一第二重掺杂区、一第三重掺杂区以及一电阻元件。第一掺杂区设置于衬底上，第一阱设置于第一掺杂区内。第一重掺杂区设置于第一阱内。第二重掺杂区设置于第一阱内，第二重掺杂区是与第一重掺杂区间隔开来。第三重掺杂区设置于第一掺杂区内，第二重掺杂区经由电阻元件电性连接于第三重掺杂区。衬底、第一阱及第二重掺杂区具有一第一掺杂型态，第一掺杂区、第一重掺杂区及第三重掺杂区具有一第二掺杂型态，第一掺杂型态互补于第二掺杂型态。
- 半导体装置及其制造方法
- [实用新型]一种超结IGBT的半导体功率器件-CN202022095317.1有效
-
陈利;陈译;陈彬
-
厦门芯一代集成电路有限公司
-
2020-09-22
-
2021-04-06
-
H01L29/08
- 本实用新型公开了一种超结IGBT的半导体功率器件，该器件包括：P型重掺杂衬底，P型重掺杂衬底上的N型重掺杂缓冲区，N型重掺杂缓冲区上的N型轻掺杂漂移区，N型轻掺杂漂移区上的N型重掺杂区和P型阱区，N型重掺杂区上的N型轻掺杂沟道区，该区设置在P型阱区中间，在P型阱区且靠近N型重掺杂区的N型轻掺杂区，N型轻掺杂区上的N型重掺杂源区，N型重掺杂源区相邻接的P型重掺杂源区，P型阱区和N型轻掺杂沟道区上的栅结构区，该栅结构区采用多晶硅和高K绝缘材料，N型/P型重掺杂源区引出发射极，栅结构引出栅极，P型重掺杂衬底下表面引出集电极。该器件通过N型轻掺杂区可以减小栅沟道的比导通电阻，通过超结可以提高该器件的开关速度。
- 一种igbt半导体功率器件
- [发明专利]一种静电保护器件-CN201911060817.7在审
-
张泽飞;郭朝亮
-
上海类比半导体技术有限公司
-
2019-11-01
-
2019-12-27
-
H01L29/06
- 本申请公开了一种静电保护器件，包括：P型衬底及N型掺杂埋层；相邻的第一N型阱区、第一P型阱区、第二N型阱区、第二P型阱区及第三N型阱区；位于第一N型阱区中的第一N型重掺杂区；位于第一P型阱区中的第一P型重掺杂区和第二N型重掺杂区；位于第二N型阱区中的第二P型重掺杂区、第三N型重掺杂区和第三P型重掺杂区；位于第二P型阱区中的第四N型重掺杂区和第四P型重掺杂区；位于第三N型阱区中的第五N型重掺杂区；位于P型衬底表面的第五P型重掺杂区和第六P型重掺杂区；第一、第三、第五N型重掺杂区、第二、第三P型重掺杂区相连为阳极；第一、第四、第五、第六P型重掺杂区、第二、第四N型重掺杂区相连为阴极。
- 阴极静电保护器件阳极衬底表面衬底埋层申请
- [实用新型]一种静电保护器件-CN201921870091.9有效
-
张泽飞;郭朝亮
-
上海类比半导体技术有限公司
-
2019-11-01
-
2020-05-12
-
H01L29/06
- 本申请公开了一种静电保护器件，包括：P型衬底及N型掺杂埋层；相邻的第一N型阱区、第一P型阱区、第二N型阱区、第二P型阱区及第三N型阱区；位于第一N型阱区中的第一N型重掺杂区；位于第一P型阱区中的第一P型重掺杂区和第二N型重掺杂区；位于第二N型阱区中的第二P型重掺杂区、第三N型重掺杂区和第三P型重掺杂区；位于第二P型阱区中的第四N型重掺杂区和第四P型重掺杂区；位于第三N型阱区中的第五N型重掺杂区；位于P型衬底表面的第五P型重掺杂区和第六P型重掺杂区；第一、第三、第五N型重掺杂区、第二、第三P型重掺杂区相连为阳极；第一、第四、第五、第六P型重掺杂区、第二、第四N型重掺杂区相连为阴极。
- 一种静电保护器件
- [发明专利]一种用于静电保护的可控硅结构-CN202110111482.8在审
-
凌盛;张泽飞
-
上海类比半导体技术有限公司
-
2021-01-27
-
2021-05-07
-
H01L27/02
- 本申请公开了一种用于静电保护的可控硅结构，包括：半导体衬底；位于半导体衬底中相邻的第一N型阱区和第一P型阱区；位于第一N型阱区中的N型轻掺杂区，N型轻掺杂区中形成有靠近半导体衬底表面的第一N型重掺杂区，第一N型轻掺杂区周围依次形成有第一P型重掺杂区和第二N型重掺杂区；位于第一P型阱区中的P型轻掺杂区，P型轻掺杂区中分别形成有靠近半导体衬底表面的第三N型重掺杂区、第二P型重掺杂区和第四N型重掺杂区；覆盖部分的第一N型阱区和第一P型阱区的多晶硅层，多晶硅层暴露各个重掺杂区；第一N型重掺杂区和第一P型重掺杂区连接阳极，第三N型重掺杂区、第二P型重掺杂区和第四N型重掺杂区连接阴极，提高ESD泻放能力。
- 一种用于静电保护可控硅结构
- [实用新型]一种用于静电保护的可控硅结构-CN202120236475.6有效
-
凌盛;张泽飞
-
上海类比半导体技术有限公司
-
2021-01-27
-
2021-08-20
-
H01L27/02
- 本申请公开了一种用于静电保护的可控硅结构，包括：半导体衬底；位于半导体衬底中相邻的第一N型阱区和第一P型阱区；位于第一N型阱区中的N型轻掺杂区，N型轻掺杂区中形成有靠近半导体衬底表面的第一N型重掺杂区，第一N型轻掺杂区周围依次形成有第一P型重掺杂区和第二N型重掺杂区；位于第一P型阱区中的P型轻掺杂区，P型轻掺杂区中分别形成有靠近半导体衬底表面的第三N型重掺杂区、第二P型重掺杂区和第四N型重掺杂区；覆盖部分的第一N型阱区和第一P型阱区的多晶硅层，多晶硅层暴露各个重掺杂区；第一N型重掺杂区和第一P型重掺杂区连接阳极，第三N型重掺杂区、第二P型重掺杂区和第四N型重掺杂区连接阴极，提高ESD泻放能力。
- 一种用于静电保护可控硅结构
- [发明专利]瞬时电压抑制装置-CN202110056992.X有效
-
杨敦智;陈子平;林昆贤
-
晶焱科技股份有限公司
-
2021-01-15
-
2023-08-01
-
H01L23/60
- 本发明公开了一种瞬时电压抑制装置，其包括P型半导体层、第一N型井区、第一N型重掺杂区、第一P型重掺杂区、第二P型重掺杂区与第二N型重掺杂区。第一N型井区设于P型半导体层中，第一N型重掺杂区与第一P型重掺杂区设于第一N型井区中，并共同耦接第一接脚，且第一P型重掺杂区与第一N型井区的底部相离。第二P型重掺杂区设于第一N型井区内，并与第一N型井区的侧壁相离，第二P型重掺杂区浮接。第二N型重掺杂区设于P型半导体层中，并耦接第二接脚。第二P型重掺杂区设于第一P型重掺杂区与第二N型重掺杂区之间。
- 瞬时电压抑制装置
|
