“迹线层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2495543个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件中的电感器结构-CN201680036575.6有效
发明人： U-M·乔;Y·K·宋;J-H·李;J·H·永恩;S·崔;X·张 -专利权人：高通股份有限公司
申请日： 2016-06-06 - 公布日： 2020-03-13 - 主分类号： H01F17/00 文献下载
摘要：一种电感器结构包括与电感器的第一层相对应的第一迹线集、与该电感器的第二层相对应的第二迹线集、以及与该电感器的位于第一层和第二层之间的第三层相对应的第三迹线集。第一迹线集包括第一迹线和平行于第一迹线的第二迹线。第一迹线的尺寸不同于第二迹线的对应尺寸。第二迹线集耦合至第一迹线集。第二迹线集包括耦合至第一迹线和第二迹线的第三迹线。第三迹线集耦合至第一迹线集。
半导体器件中的电感器结构

[发明专利]具有交错设置迹线的双导电层挠曲件的磁盘驱动器悬浮组件-CN201410420993.8有效
发明人： W·D·休伯 -专利权人：西部数据技术公司
申请日： 2014-08-25 - 公布日： 2017-11-17 - 主分类号： G11B5/58 文献下载
摘要：本发明涉及具有交错设置迹线的双导电层挠曲件的磁盘驱动器悬浮组件。一种磁盘驱动器悬浮组件具有负载梁和附接到负载梁的层压挠曲件。层压挠曲件包括具有磁头安装舌形件的结构层以及第一和第二导电层。第一电介质层在结构层和第一导电层之间放置，并且第二电介质层在第一导电层和第二导电层之间放置。第一导电层包括第一多个交错迹线，其至少具有通过第一横向迹线间间隔隔开的第一导电迹线和第二导电迹线。第二导电层包括第二多个交错迹线，其至少具有通过第二横向迹线间间隔隔开的至少第三导电迹线和第四导电迹线。第四导电迹线覆盖在第一横向迹线间间隔之上且第一导电迹线位于第二横向迹线间间隔之下。
具有交错设置导电挠曲磁盘驱动器悬浮组件

[发明专利]用于低串扰的柔性印刷电路指状物布局-CN202210133141.5在审
发明人：岸本将広;J·孔特雷拉斯;长冈和弘;中村聡 -专利权人：西部数据技术公司
申请日： 2022-02-10 - 公布日： 2023-01-10 - 主分类号： H05K1/02 文献下载
摘要：用于硬盘驱动器的柔性印刷电路(FPC)包括多个电迹线，由此干扰源迹线与被干扰迹线隔离，以避免可能降低信号的串扰。干扰源迹线可被一起定位在顶部布线层和底部布线层中的每一者的边缘中的一个上，并且与被干扰迹线物理隔离。干扰源迹线可以在顶部布线层或底部布线层中的任一者处被分组在一起，其中被干扰迹线被定位在与干扰源迹线相对的层上。在干扰源迹线和被干扰迹线被铺设在同一布线层上的情况下，可以通过通孔利用多层铺设远离被干扰迹线来铺设干扰源迹线。
用于低串扰柔性印刷电路指状物布局

[发明专利]具有无过孔衬底的集成电路封装系统及其制造方法-CN201410806538.1在审
发明人：金成洙;都秉太;阿内尔·特拉斯波尔图 -专利权人：星科金朋有限公司
申请日： 2014-12-19 - 公布日： 2015-06-24 - 主分类号： H01L21/60 文献下载
摘要：一种制造集成电路封装系统的系统和方法，所述系统包括：迹线层；立柱，其直接位于一部分所述迹线层上，用于与所述迹线层形成金属-金属连接；介电层，其直接位于所述迹线层和所述立柱上，用于形成使所述迹线层和所述介电层暴露出来的无过孔衬底；位于所述迹线层上的有源器件，所述迹线层从所述无过孔衬底暴露出来；管芯互连结构，其耦合在所述有源器件到所述迹线层之间用于提供电连通性；以及，外部互连结构，其连接至所述立柱用于电耦合所述有源器件、所述迹线层
具有无过衬底集成电路封装系统及其制造方法

[发明专利]具有离散金属堆叠图案的堆叠电感器-CN202280017822.3在审
发明人：金钟海;C·H·芸;J-H·兰;R·达塔 -专利权人：高通股份有限公司
申请日： 2022-01-13 - 公布日： 2023-10-24 - 主分类号： H01F17/00 文献下载
摘要：一种电感器包括第一金属化层多匝迹线。该电感器还包括第二金属化层多匝迹线，该第二金属化层多匝迹线通过至少一个第一过孔被耦合至第一金属化层多匝迹线。该电感器还包括多个离散的第三金属化层迹线段，该多个离散的第三金属化层迹线段通过多个第二过孔耦合至第二金属化层多匝迹线。
具有离散金属堆叠图案电感器

[发明专利]半导体封装装置及其制造方法-CN202110885963.4在审
发明人：吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-08-03 - 公布日： 2021-11-30 - 主分类号： H01L23/31 文献下载
摘要：本公开涉及半导体封装装置及其制造方法，该半导体封装装置包括：线路层，具有第一表面，线路层包括导电迹线，导电迹线至少部分在第一表面露出；保护层，设置于第一表面并接触导电迹线，保护层的热膨胀系数小于导电迹线的热膨胀系数；通过在导电迹线的一侧设置热膨胀系数小于该导电迹线的保护层，以降低导电迹线破裂的风险。
半导体封装装置及其制造方法

[发明专利]一种防止翘曲现象发生的基板-CN02146154.6有效
发明人：张锦煌;邱进添;刘正仁 -专利权人：矽品精密工业股份有限公司
申请日： 2002-10-30 - 公布日： 2004-05-05 - 主分类号： H01L23/12 文献下载
摘要：在基板的芯层第一表面及第二表面分别形成多条第一导电迹线及第二导电迹线，以及多条第一非功能性迹线及第二非功能性迹线，其中，第一非功能性迹线具有不同于第二非功能性迹线的布设密度，令第一导电迹线及第一非功能性迹线产生的应力与第二导电迹线及第二非功能性迹线产生的应力抗衡；再有，芯层的第一及第二表面上的导电迹线及非功能性迹线在温度变化下产生彼此抗衡的热应力，同时，敷设至芯层第一表面上的绝缘性材质层所产生的变形与敷设至芯层第二表面上的绝缘性材质层产生的变形相当，能有效避免基板翘曲以维持基板的平坦
一种防止现象发生

[发明专利]使用参考迹线设置电路板的信号迹线的阻抗-CN202011372009.7在审
发明人：潘孟进;周茂林;李智豪 -专利权人：美超微电脑股份有限公司
申请日： 2020-11-30 - 公布日： 2021-07-23 - 主分类号： H05K3/00 文献下载
摘要：电路板具有带有信号迹线的边缘连接器。信号迹线形成在电路板的介电层上。参考迹线形成在介电层内或介电层的另一表面上。调整参考迹线的参数以设置单端信号迹线的阻抗或两个相邻的信号迹线的差分阻抗。
使用参考设置电路板信号阻抗

[发明专利]交插导体结构-CN201110436315.7有效
发明人： J.T.康特雷拉斯;N.尼西亚马;E.D.罗森伯格;R.A.扎凯;张一多 -专利权人：日立环球储存科技荷兰有限公司
申请日： 2011-12-22 - 公布日： 2012-07-04 - 主分类号： G11B5/53 文献下载
摘要：本发明涉及一种交插导体结构，包括：导电下层；第一电绝缘层，设置在该导电下层之上；多条第一电迹线，设置在该第一电绝缘层上，该多条第一电迹线中的每条电迹线具有第一宽度；第二电绝缘层，设置在该多条第一电迹线上；以及多条第二电迹线，设置在该第二电绝缘层上，该多条第二电迹线中的每条电迹线具有与该第一宽度不同的第二宽度，其中该多条第一电迹线和该多条第二电迹线每个都包括负相迹线和正相迹线，且其中该多条第一电迹线与该多条第二电迹线交插电迹线可具有不同的宽度、偏移，或者甚至在通路连接处彼此围绕。
导体结构

[发明专利]用于高带宽和高裸片计数存储器堆叠的印刷电路板补偿结构-CN202110248644.2在审
发明人： J·T·孔特拉斯;S·莫宾;D·奥赫;R·A·扎凯 -专利权人：西部数据技术公司
申请日： 2021-03-08 - 公布日： 2021-12-31 - 主分类号： H05K1/02 文献下载
摘要：所述电路互连件可包含第一接地迹线、第一信号迹线、第二接地迹线和第二信号迹线。所述第一接地迹线可驻留在多层印刷电路板的第一层中。所述第一信号迹线可在所述第一层内定位成邻近于所述第一接地迹线。所述第二接地迹线可驻留在所述多层印刷电路板的第二层内。所述第二信号迹线可在所述第二层内定位成邻近于所述第二接地迹线。
用于宽和高裸片计数存储器堆叠印刷电路板补偿结构

[发明专利]在相同的堆积层上具有定制的可变金属厚度的电子封装架构-CN202211012308.9在审
发明人： J·D·埃克顿;K·达马维卡塔;S·娜德;O·奥杰达;聂白;B·C·马林;段刚;J·韦洪斯基;O·奥兹坎;N·S·海恩 -专利权人：英特尔公司
申请日： 2022-08-23 - 公布日： 2023-03-28 - 主分类号： H01L23/498 文献下载
摘要：在实施例中，电子封装包括多个堆叠层。在实施例中，第一迹线在第一层上，其中，第一迹线具有第一厚度。在实施例中，第二迹线在第一层上，其中，第二迹线具有大于第一厚度的第二厚度。在实施例中，第二层在第一迹线和第二迹线之上。
相同堆积具有定制可变金属厚度电子封装架构

[发明专利]交插导体结构-CN201110436286.4有效
发明人： J.T.康特雷拉斯;N.尼西亚马;E.D.罗森伯格;R.A.扎凯;张一多 -专利权人：日立环球储存科技荷兰有限公司
申请日： 2011-12-22 - 公布日： 2012-07-04 - 主分类号： G11B5/53 文献下载
摘要：本发明涉及一种交插导体结构，包括：导电下层；第一电绝缘层，设置在该导电下层之上；多条第一电迹线，设置在该第一电绝缘层上且彼此间隔开第一距离，该多条第一电迹线中的每条电迹线具有第一宽度；第二电绝缘层，设置在该多条第一电迹线上；以及多条第二电迹线，设置在该第二电绝缘层上且彼此间隔开第二距离，该第二距离基本等于该第一距离，该多条第二电迹线中的每条电迹线具有第二宽度，其中该多条第二电迹线中的每条电迹线从所述多条第一电迹线中的各条电迹线偏移，其中所述多条第一电迹线和所述多条第二电迹线每个都包括正相迹线和负相迹线，且其中该多条第一电迹线相对于该多条第二电迹线交插。电迹线可具有不同的宽度、偏移，或者甚至在通路连接处彼此围绕。
导体结构

[发明专利]触摸感应元件及触摸屏-CN201310002301.3有效
发明人：唐根初;刘伟 -专利权人：深圳欧菲光科技股份有限公司
申请日： 2013-01-05 - 公布日： 2017-10-24 - 主分类号： G06F3/044 文献下载
摘要：一种触摸感应元件，包括绝缘层、感应层及驱动层，绝缘层具有第一表面及与所述第一表面相对的第二表面；感应层位于所述第一表面，所述感应层由一组相互间隔且不重叠的感应迹线沿二维坐标系的第一维排列形成；驱动层位于所述第二表面，所述驱动层由一组驱动迹线、一组屏蔽迹线及若干导电引线，所述驱动迹线与屏蔽迹线沿二维坐标系的第二维交替排列形成，所述驱动迹线与所述感应迹线相互交叠，所述驱动迹线与所述屏蔽迹线相互间隔且不重叠，每一所述导电引线与一所述驱动迹线电连接
触摸感应元件触摸屏

[实用新型]触摸感应元件及触摸屏-CN201320003079.4有效
发明人：唐根初;刘伟 -专利权人：深圳欧菲光科技股份有限公司
申请日： 2013-01-05 - 公布日： 2013-09-04 - 主分类号： G06F3/041 文献下载
摘要：一种触摸感应元件，包括绝缘层、感应层及驱动层，绝缘层具有第一表面及与所述第一表面相对的第二表面；感应层位于所述第一表面，所述感应层由一组相互间隔且不重叠的感应迹线沿二维坐标系的第一维排列形成；驱动层位于所述第二表面，所述驱动层由一组驱动迹线、一组屏蔽迹线及若干导电引线，所述驱动迹线与屏蔽迹线沿二维坐标系的第二维交替排列形成，所述驱动迹线与所述感应迹线相互交叠，所述驱动迹线与所述屏蔽迹线相互间隔且不重叠，每一所述导电引线与一所述驱动迹线电连接
触摸感应元件触摸屏

[发明专利]电感器装置-CN202011191693.9在审
发明人：颜孝璁;黄亭尧;陈家源 -专利权人：瑞昱半导体股份有限公司
申请日： 2020-10-30 - 公布日： 2022-05-06 - 主分类号： H01L23/522 文献下载
摘要：第一电感器的第一迹线位于第一层。第一电感器的第二迹线位于第二层，并与第一迹线分别于第一区域及第二区域耦接。第一连接件设置于未设置有第一迹线及第二迹线的区块，并耦接第二迹线。第二电感器的第三迹线位于第一层，第一迹线与第三迹线分别于第一区域及第二区域交替设置。第二电感器的第四迹线位于第二层，并与第三迹线分别于第一区域及第二区域耦接，第二迹线与第四迹线分别于第一区域及第二区域交替设置。第二连接件设置于未设置有第三迹线及第四迹线的区块，并耦接第四迹线。
电感器装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条