“耗尽型”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2322284个，建议您升级VIP下载更多相关专利

[发明专利]集成JFET提升第三象限导通特性的碳化硅MOSFET器件-CN202310227507.X在审
发明人：王新中;李轩;娄谦;徐文轩;梁军;岳德武;王卓;张波 -专利权人：深圳信息职业技术学院
申请日： 2023-02-28 - 公布日： 2023-05-12 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种集成JFET提升第三象限导通特性的碳化硅MOSFET器件，通过引入自调节耗尽型JFET，实现第三象限单极型导通并消除双击退化效应：阻断状态时，低掺杂N型电流扩展层作为JFET的沟道，该N型电流扩展层被相邻P型基区完全耗尽形成电子势垒，JFET关断以保持低泄漏电流及高击穿电压；正向导通时，N型电流扩展层被相邻P型基区完全耗尽，JFET关断以保持低导通压降；第三象限导通时，漏极电压负向提升克服N型电流扩展层完全耗尽所形成得电子势垒，该电子势垒高度显著低于碳化硅MOSFET体二极管开启电压，JFET开启以保持单极型电子输运。
集成 jfet 提升第三象限特性碳化硅 mosfet 器件

[发明专利]一种零温度系数电压可调节的参考电压电路及芯片-CN202310601540.4在审
发明人：黄栋;马怀昌;梁静迎;潘俊男;周志奇;林丽;李琳;梅子;孙丽 -专利权人：上海锐星微电子科技有限公司
申请日： 2023-05-25 - 公布日： 2023-08-04 - 主分类号： G05F1/567 文献下载
摘要：本申请公开了一种零温度系数电压可调节的参考电压电路及芯片，参考电压电路包括耗尽型NMOS管与增强型MOS管，还包括正温度调节器；耗尽型NMOS管的栅极与源极电连接，耗尽型NMOS管的源极为参考电压输出端；正温度调节器的一端与耗尽型NMOS管的源极电连接，正温度调节器的另一端与增强型MOS管电连接；参考电压输出端输出的参考电压中，新增正温度调节器关联的第三正温度系数项，与第二正温度系数项一起用于补偿第一负温度系数项
一种温度系数电压调节参考电路芯片

[发明专利]肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件及制备方法-CN202310227240.4在审
发明人：王新中;李轩;娄谦;杨正羽;梁军;岳德武;王卓;张波 -专利权人：深圳信息职业技术学院
申请日： 2023-02-28 - 公布日： 2023-06-06 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，通过在N+源区与反型沟道之间引入镇流电阻区及肖特基接触，实现镇流电阻区耗尽自调节：阻断状态时，镇流电阻区上方的肖特基/碳化硅接触界面电场较小，实现低泄漏电流及高击穿电压；正向导通时，镇流电阻区被下方P型基区及上方肖特基接触部分耗尽，电子从N+源区通过未耗尽的中性区输运到反型沟道；短路状态时，镇流电阻区的电位随着电子电流增加而增加，镇流电阻区被下方P型基区及上方肖特基接触耗尽程度显著提升，镇流电阻区内中性区面积迅速缩小，电子电流显著降低。
肖特基结辅助耗尽流电碳化硅 mosfet 器件制备方法

[实用新型]一种耗尽型pHEMT芯片的ESD保护电路-CN200820204814.7无效
发明人：杨亚玲 -专利权人：惠州市正源微电子有限公司
申请日： 2008-12-08 - 公布日： 2009-10-21 - 主分类号： H01L27/02 文献下载
摘要：本实用新型公开了一种耗尽型pHEMT芯片的ESD保护电路，其在外接ESD保护电路与芯片焊盘之间增加了一个耗尽型pHEMT T₁、电阻R₁和电阻R_{21/sub>和源极S₁之间通过电阻R₂₁相连，C₁为栅极G₁和漏极D₁之间的寄生电容；其中，耗尽型该ESD保护电路可以减小外接ESD保护电路对耗尽型pHEMT芯片内部射频信号的影响，同时还可以简化具有多焊盘耗尽型pHEMT芯片的外围ESD保护电路，减小芯片焊盘数，降低封装尺寸和成本。}
一种耗尽 phemt 芯片 esd 保护电路

[发明专利]半导体装置及其制造方法-CN200510006251.1有效
发明人：相马忠昭;夏目正 -专利权人：三洋电机株式会社
申请日： 2005-02-02 - 公布日： 2005-08-31 - 主分类号： H01L29/47 文献下载
摘要：虽然公知的有：通过加入P+区域扩展耗尽层并利用夹断作用抑制漏电流的结构，但现实中难于完全封闭耗尽层。本发明的半导体装置中，设置P+型区域使低VF的肖特基金属层接触P+型区域及其周围的耗尽区域，使低IR肖特基金属层接触耗尽区域之间的N型衬底表面。在正偏压时电流流过低VF金属层，在反偏压时，由耗尽区域使其变窄的电流经路仅为低IR金属层部分。由此，可实现低VF、低IR的肖特基势垒二极管。
半导体装置及其制造方法

[实用新型]带隙基准电路-CN202123006978.3有效
发明人：杨士斌;黄照兴;丁懿慧 -专利权人：铠强科技（平潭）有限公司
申请日： 2021-12-02 - 公布日： 2022-05-10 - 主分类号： G05F1/567 文献下载
摘要：本实用新型涉及一种带隙基准电路，该带隙基准电路包括：恒流电源模块和补偿模块，恒流电源模块至少包括启动单元和电流镜单元，补偿模块包括至少一个增强型MOS管和至少一个耗尽型MOS管，PMOS管MP5的漏极与补偿模块中的第一增强型MOS管的漏极相连，第一增强型MOS管的源极与第二耗尽型MOS管的漏极相连；或PMOS管MP5的漏极与补偿模块中的第一耗尽型MOS管的漏极相连，第一耗尽型MOS管的源极与第二增强型MOS管的漏极相连，解决了现有采用
基准电路

[发明专利]一种耗尽型沟道超势垒整流器及其制造方法-CN201410311136.4有效
发明人：陈文锁;肖添;钟怡;胡镜影;张培健;刘嵘侃 -专利权人：重庆中科渝芯电子有限公司
申请日： 2014-07-01 - 公布日： 2017-03-15 - 主分类号： H01L29/06 文献下载
摘要：本发明的目的在于提供一种耗尽型沟道超势垒整流器及其制造方法，所述超势垒整流器采用耗尽型沟道形成超势垒区，正向导通时的阳极欧姆接触由阳极金属和强反型的超势垒区自动形成。该耗尽型沟道超势垒整流器包括第一导电类型衬底、轻掺杂第一导电类型漂移区、第二导电类型体区、场介质层、栅介质层、多晶硅层、金属层和化合物金属层，以及下电极金属层和上电极金属层。
一种耗尽沟道超势垒整流器及其制造方法

[发明专利]功率器件、驱动电路、电源模组-CN202210746483.4在审
发明人：武占侠;王祥;温雷;卜小松;文豪;顾才鑫;窦海龙 -专利权人：深圳智芯微电子科技有限公司;深圳市国电科技通信有限公司
申请日： 2022-06-28 - 公布日： 2022-10-11 - 主分类号： H02M3/156 文献下载
摘要：本发明公开了一种功率器件、驱动电路、电源模组，功率器件包括：耗尽型晶体管和低压晶体管，耗尽型晶体管的源极与低压晶体管的漏极连接，耗尽型晶体管的栅极与低压晶体管的源极均连接至功率器件的源极，低压晶体管的栅极连接至功率器件的栅极，耗尽型晶体管的漏极连接至功率器件的漏极；钳位电路，钳位电路的一端与低压晶体管的源极连接，钳位电路的另一端与低压晶体管的漏极连接，钳位电路用于钳位低压晶体管的源极与漏极之间的电压。
功率器件驱动电路电源模组

[发明专利]包含耗尽层的III族氮化物器件-CN202180057916.9在审
发明人：戴维德·比西;吉塔克·古普塔;乌梅什·米什拉;拉柯许·K·拉尔 -专利权人：创世舫科技有限公司
申请日： 2021-07-23 - 公布日： 2023-06-23 - 主分类号： H01L27/088 文献下载
摘要：本文中描述了具有III‑N耗尽层的横向III‑N(例如GaN)器件，用于所述器件的III‑N材料形成为N极型取向。III‑N器件包含III‑N层结构，所述III‑N层结构包含在III‑N势垒层和p型III‑N耗尽层之间的III‑N沟道层。III‑N沟道层包含形成在其中的2DEG沟道。p型III‑N耗尽层包含在栅电极和漏电极之间的第一部分，并且p型III‑N耗尽层电连接到栅电极而与源电极和漏电极电隔离。
包含耗尽 iii 氮化物器件

[发明专利]高电子迁移率晶体管-CN201310745064.X有效
发明人：魏星;王中健;狄增峰;方子韦 -专利权人：上海新傲科技股份有限公司
申请日： 2013-12-31 - 公布日： 2014-04-23 - 主分类号： H01L29/778 文献下载
摘要：本发明提供了一种高电子迁移率晶体管，形成于一半导体衬底表面，所述半导体表面设置有异质结层，所述异质结层内部极化而产生二维电子气，所述异质结层的表面具有源电极、漏电极和栅电极以构成高电子迁移率晶体管，所述半导体衬底中包括一辅助耗尽层，所述辅助耗尽层由P型半导体层和N型半导体层沿着平行于衬底表面的方向交替堆叠构成。本发明的优点在于，通过在半导体衬底中设置由P型半导体层和N型半导体层交替堆叠构成的辅助耗尽层，使得器件工作时耗尽区扩展到更大的区域，避免半导体衬底提前击穿，整体提高器件耐压能力。
电子迁移率晶体管

[发明专利]互补金属氧化物半导体工艺中的线性电容器结构-CN00132939.1有效
发明人：马克·L.·塔拉比尔;约瑟夫·Y.·阐;杰弗里·B.·霍尔 -专利权人：摩托罗拉公司
申请日： 2000-11-08 - 公布日： 2001-05-23 - 主分类号： H01L27/092 文献下载
摘要：第一电容器包括与第一端子耦合的n型多晶硅顶极板、与第二端子耦合的第一累积/耗尽区底极板。第二电容器具有与第二端子耦合的n型多晶硅顶极板、与第一端子耦合的累积/耗尽区底极板。第三电容器具有与第一端子耦合的p型多晶硅顶极板、与第二端子耦合的累积/耗尽区底极板。第四电容器具有与第二端子耦合的p型多晶硅端子、与第一端子耦合的累积/耗尽区底极板。
互补金属氧化物半导体工艺中的线性电容器结构

[发明专利]一种离线低压直流输出电路及其晶片和晶片布局方法-CN201210358172.7无效
发明人：约瑟夫俄依恩扎 -专利权人：成都芯源系统有限公司
申请日： 2012-09-25 - 公布日： 2013-01-09 - 主分类号： H02M7/12 文献下载
摘要：所述离线低压直流输出电路包括：第一输入端口和第二输入端口，用以接收交流输入信号；输出端口，用以提供整流输出信号；第一耗尽型高压传输晶体管，提供第一电压；第二耗尽型高压传输晶体管，提供第二电压；以及整流桥，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第一耗尽型高压传输晶体管接收第一电压，其第二输入端子耦接至第二耗尽型高压传输晶体管接收第二电压，其输出端子耦接至输出端口。
一种离线低压直流输出电路及其晶片布局方法

[实用新型]一种离线低压直流输出电路及其晶片-CN201220490329.7有效
发明人：约瑟夫俄依恩扎 -专利权人：成都芯源系统有限公司
申请日： 2012-09-25 - 公布日： 2013-04-10 - 主分类号： H02M7/12 文献下载
摘要：所述离线低压直流输出电路包括：第一输入端口和第二输入端口，用以接收交流输入信号；输出端口，用以提供整流输出信号；第一耗尽型高压传输晶体管，提供第一电压；第二耗尽型高压传输晶体管，提供第二电压；以及整流桥，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第一耗尽型高压传输晶体管接收第一电压，其第二输入端子耦接至第二耗尽型高压传输晶体管接收第二电压，其输出端子耦接至输出端口。
一种离线低压直流输出电路及其晶片

[实用新型]一种过流过压保护恒流源电路-CN200820203188.X无效
发明人：吴俊纬 -专利权人：广州南科集成电子有限公司
申请日： 2008-11-10 - 公布日： 2009-09-16 - 主分类号： H05B37/02 文献下载
摘要：本实用新型包括直流电源(1)、负载(3)，所述过流过压保护恒流源电路还包括一个耗尽型场效应晶体管(4)，所述直流电源(1)、所述负载(3)、所述耗尽型场效应晶体管(4)相串联构成回路，所述耗尽型场效应晶体管(4)的漏极为一接点，所述耗尽型场效应晶体管(4)的源极与栅极相短接构成另一接点。
一种流过保护恒流源电路

[发明专利]一种CDMOS工艺以及制作方法-CN201210288958.6有效
发明人：李天贺;陈建国 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2012-08-14 - 公布日： 2014-02-19 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种CDMOS工艺以及制作方法，其主要内容包括：将现有技术中CDMOS工艺中的耗尽型NMOS器件用PMOS器件代替，为了实现这种替代，在制作工艺上，增加了N型隔离阱，所述N型隔离阱处于P型隔离阱的空间内，并将增加的PMOS器件处于N型隔离阱内工作，由于PMOS器件是增强型器件，只有在PMOS器件栅极电压值达到设定的开启电压值时才进行工作，否则PMOS器件不工作，与现有的耗尽型NMOS器件相比，可避免耗尽型
一种 cdmos 工艺以及制作方法

首页
«上一页
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
下一页»
尾页
共 100000 条