“结型栅”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2481860个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体超结功率器件-CN201911202240.9有效
发明人：龚轶;刘伟;刘磊;袁愿林;王睿 -专利权人：苏州东微半导体股份有限公司
申请日： 2019-11-29 - 公布日： 2022-04-15 - 主分类号： H01L27/02 文献下载
摘要：本发明实施例提供的一种半导体超结功率器件，包括由多个超结MOSFET单元组成的超结MOSFET单元阵列，超结MOSFET单元的栅极结构包括栅介质层、栅极和n型浮栅，栅极和n型浮栅位于栅介质层之上，且在横向上，栅极位于靠近n型源区的一侧，n型浮栅位于靠近n型漂移区的一侧，栅极通过电容耦合作用于n型浮栅；至少有一个超结MOSFET单元的n型浮栅通过栅介质层与p型体区隔离，且至少有一个超结MOSFET单元的n型浮栅通过一个位于该n型浮栅下方的栅介质层中的开口与p型体区接触形成p‑n结二极管。本发明实施例可以方便的调节半导体超结功率器件的反向恢复速度。
一种半导体功率器件

[发明专利]一种半导体器件及其制造方法-CN202211738799.5在审
发明人：李永亮;贾晓锋;赵飞 -专利权人：中国科学院微电子研究所
申请日： 2022-12-30 - 公布日： 2023-05-02 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，用于简化CFET器件中位于下方的环栅晶体管包括的源区和漏区的制造过程，进而降低CFET器件的集成难度。所述半导体器件包括：第一半导体基底、无结型环栅晶体管和增强型结型环栅晶体管。上述无结型环栅晶体管形成在第一半导体基底上。增强型结型环栅晶体管形成在无结型环栅晶体管的上方、且与无结型环栅晶体管间隔设置。增强型结型环栅晶体管与无结型环栅晶体管的导电类型相反。所述半导体器件的制造方法用于制造所述半导体器件。
一种半导体器件及其制造方法

[发明专利]半导体超结功率器件-CN201911184048.1有效
发明人：龚轶;刘伟;袁愿林;刘磊;王睿 -专利权人：苏州东微半导体股份有限公司
申请日： 2019-11-27 - 公布日： 2022-04-15 - 主分类号： H01L29/06 文献下载
摘要：本发明实施例提供的一种半导体超结功率器件，包括由多个超结MOSFET单元组成的超结MOSFET单元阵列，该超结MOSFET单元包括位于n型漂移区顶部的p型体区，位于p型体区下方的p型柱状掺杂区，位于p型体区内的n型源区，位于p型体区之上栅介质层，位于栅介质层之上的栅极和n型浮栅，且在横向上，栅极位于靠近n型源区的一侧，n型浮栅位于靠近n型漂移区的一侧，栅极通过电容耦合作用于n型浮栅；位于栅介质层中的一个开口，n型浮栅通过所述开口与p型体区接触形成p‑n结二极管。本发明实施例提高了半导体超结功率器件的反向恢复速度。
半导体功率器件

[发明专利]具有超级结栅结构的常关型氮化镓场效应管及其制造方法-CN201910135385.5在审
发明人：化梦媛;曾凡明;于洪宇;程凯 -专利权人：南方科技大学
申请日： 2019-02-22 - 公布日： 2019-06-14 - 主分类号： H01L29/423 文献下载
摘要：本发明提供了一种具有超级结栅结构的常关型氮化镓场效应管及制造方法，该常关型氮化镓场效应管包括半导体基底、氮化镓衬底、氮化镓沟道层、氮化镓铝势垒层、钝化层、第一栅介质层、第二栅介质层、控制栅、源极和漏极，第一栅介质层和所述第二栅介质层形成超级结接触。本发明的有益效果是：本发明的常关型氮化镓场效应管的栅极包含一个超级结。具体的栅结构包含第一栅介质层和第二栅介质层。其中第一栅介质层可将沟道中的电子耗尽，实现常关型接触。第二栅介质层在第一栅介质层之上，和第一栅介质层形成超级结接触。该超级结可以增大p型栅的耐压，并减小栅极漏电。更重要的是，该超级结具有雪崩击穿或者齐纳击穿能力，显著提高栅极可靠性。
栅介质层超级结氮化镓场效应管栅结构氮化镓铝势垒层半导体基底栅极可靠性漏电雪崩击穿钝化层沟道层控制栅衬底沟道耗尽击穿减小漏极耐压源极制造

[发明专利]一种碳化硅槽栅功率MOSFET器件及制备方法-CN202210358599.0在审
发明人：王颖;沈培;包梦恬;曹菲 -专利权人：杭州电子科技大学
申请日： 2022-04-06 - 公布日： 2022-07-12 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种碳化硅槽栅功率MOSFET器件及制备方法。本发明使用n型柱包裹侧壁p型柱构成一种侧壁超结电场调制区来改善SiC功率槽栅MOSFET电学性能。本发明侧壁超结电场调制区使得沟槽底部周围电场均匀，从而起到了进一步缓解沟槽底部拐角处高场强，保护了栅氧化层。通过改变n型柱与栅极之间的距离，选取一组最优距离使得击穿电压与比导通电阻之间很好地折中。并且由n型柱包裹层与侧壁p型柱构成的侧壁超结电场调制区具有的p‑n结的面积较SiC全超结槽栅MOSFET结构小，从而导致新结构的栅‑漏电荷Qgd比传统SiC全超结槽栅MOSFET结构的栅‑漏电荷Qgd略小。
一种碳化硅功率 mosfet 器件制备方法

[发明专利]一种新型增强型GaN HEMT器件结构-CN202110154220.X有效
发明人：翁加付;周炳 -专利权人：宁波海特创电控有限公司;桂林理工大学
申请日： 2021-02-04 - 公布日： 2022-04-19 - 主分类号： H01L29/778 文献下载
摘要：本发明提供一种新型增强型GaN HEMT器件结构，由如下步骤制备而成：外延生长；PN结栅叠层生长；Si基GaN外延晶片清洗；光刻及对准标记形成；台面隔离；刻蚀PN结叠层；源、漏欧姆接触；钝化层沉积；栅槽刻蚀；栅金属沉积；保护层沉积；开孔及金属互联。本发明以p型栅为基础设计了PN结栅型GaN HEMT，通过在p‑GaN上面加了一层n‑GaN，形成PN结，利用PN结在栅加电压时，PN结反向偏置，增大栅极击穿电压Vg，具有大的栅压摆幅，非常适合于功率开关的应用
一种新型增强 gan hemt 器件结构

[发明专利]一种二极管链触发的栅控PIN结静电放电保护器件-CN201510037402.3有效
发明人：王源;张立忠;陆光易;曹健;张兴 -专利权人：北京大学
申请日： 2015-01-23 - 公布日： 2018-01-23 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及集成电路的静电放电保护技术领域，尤其涉及一种二极管链触发的栅控PIN结静电放电保护器件。该静电放电保护器件包括P型衬底、n个N型阱区以及栅控PIN结，其中，n为常数；n个N型阱区以及栅控PIN结形成于P型衬底上；n个N型阱区连接有输入端，栅控PIN结设置于n个N型阱区连接输入端的一侧；第二N+掺杂区形成于栅控PIN结与n个N型阱区之间，第一N+掺杂区形成于栅控PIN结的另一侧，第一P+掺杂区形成于第一N+掺杂区之上；n个N型阱区中P+掺杂区与N+掺杂区具有相同的相对位置关系。本发明提供的二极管链触发的栅控PIN结静电放电保护器件在不增加漏电的基础上，能够有效调节触发电压以满足不同I/O的需求。
一种二极管触发 pin 静电放电保护器件

[发明专利]对绝缘栅双极型晶体管模块的结温进行在线估算的方法及模块-CN201811348746.6有效
发明人：李中兵;陈涵;王凯;苏谢祖;张政 -专利权人：上海蔚来汽车有限公司
申请日： 2018-11-13 - 公布日： 2021-07-09 - 主分类号： G01R31/26 文献下载
摘要：本申请提供对绝缘栅双极型晶体管模块的结温进行在线估算的方法，该绝缘栅双极型晶体管模块包含电性连接的绝缘栅双极型晶体管及二极管，该方法包括：确定该绝缘栅双极型晶体管的第一功率，以及确定该二极管的第二功率；基于该第一功率计算该绝缘栅双极型晶体管的第一结温，以及基于该第二功率计算该二极管的第二结温；基于冷却水流量模型对所述第一结温与第二结温分别进行修正，获得修正后的第一结温与修正后的第二结温，其中，所述冷却水流量模型是基于所述冷却水流量和热负荷的关系而建立的，所述冷却水指的是对该绝缘双极型晶体管模块进行冷却的冷却水；以及将修正后的第一结温与修正后的第二结温中的较高者作为该绝缘栅双极型晶体管模块的结温。
绝缘栅双极型晶体管模块进行在线估算方法

[发明专利]一种半导体器件及其制造方法-CN202310174171.5在审
发明人：李永亮;罗军;王文武 -专利权人：中国科学院微电子研究所
申请日： 2023-02-23 - 公布日： 2023-05-30 - 主分类号： H01L29/08 文献下载
摘要：所述半导体器件包括的第一无结型垂直环栅晶体管形成在半导体基底上。第二无结型垂直环栅晶体管形成在第一无结型垂直环栅晶体管上。第二无结型垂直环栅晶体管和第一无结型垂直环栅晶体管的导电类型相反。第一无结型垂直环栅晶体管包括的第一有源结构和第二无结型垂直环栅晶体管包括的第二有源结构均具有源区、漏区和沟道区，源区和漏区分别位于沟道区沿半导体基底厚度方向的两侧。
一种半导体器件及其制造方法

[发明专利]一种具有П型栅的GaN基射频器件及其制备方法-CN201910746051.1在审
发明人：王洪;刘晓艺;周泉斌 -专利权人：中山市华南理工大学现代产业技术研究院;华南理工大学
申请日： 2019-08-13 - 公布日： 2019-12-20 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种具有П型栅的GaN基射频器件及制备方法，所述器件包括AlGaN/GaN异质结外延层，AlGaN/GaN异质结外延层为凸台结构，凸台上部为有源区，有源区上表面的两端分别连接源电极和漏电极，AlGaN/GaN异质结外延层上表面连接有源区以外的区域等有一层栅介质层，栅介质层的上表面连接П型栅电极，П型栅电极位于源电极和漏电极之间。本发明提出的П型栅的两个与AlGaN/GaN异质结外延层直接接触的具有一定间隔的栅脚，在保证栅阻近乎不变的情况下，有效地缩小了栅电极的长度，提高了截止频率。
异质结外延上表面栅电极源区栅介质层漏电极截止频率射频器件凸台结构连接源有效地源电极电极栅脚制备保证

[实用新型]一种具有П型栅的GaN基射频器件-CN201921318960.7有效
发明人：王洪;刘晓艺;周泉斌 -专利权人：中山市华南理工大学现代产业技术研究院;华南理工大学
申请日： 2019-08-13 - 公布日： 2020-11-13 - 主分类号： H01L29/423 文献下载
摘要：本实用新型公开了一种具有П型栅的GaN基射频器件。所述器件包括AlGaN/GaN异质结外延层，AlGaN/GaN异质结外延层为凸台结构，凸台上部为有源区，有源区上表面的两端分别连接源电极和漏电极，AlGaN/GaN异质结外延层上表面连接有源区以外的区域等有一层栅介质层，栅介质层的上表面连接П型栅电极，П型栅电极位于源电极和漏电极之间。本实用新型提出的П型栅的两个与AlGaN/GaN异质结外延层直接接触的具有一定间隔的栅脚，在保证栅阻近乎不变的情况下，有效地缩小了栅电极的长度，提高了截止频率。
一种具有 gan 射频器件

[发明专利]具有结型栅AlGaN/GaN异质结的横向晶体管及其制作方法-CN201910440263.7有效
发明人：段宝兴;王彦东;孙李诚;杨银堂 -专利权人：西安电子科技大学
申请日： 2019-05-24 - 公布日： 2021-04-13 - 主分类号： H01L29/80 文献下载
摘要：本发明提出了一种具有结型栅AlGaN/GaN异质结的横向晶体管及其制作方法。该横向晶体管中，外延层对应于栅极下方的区域通过离子注入形成P型区；靠近漏极一侧的外延层表面还通过异质外延形成AlGaN层与漏极相接，形成AlGaN/GaN异质结；栅极为结型栅，源极和漏极为欧姆接触。AlGaN/GaN异质结通过自发极化和压电极化效应在异质结界面处形成高密度二维电子气，从而使具有结型栅和AlGaN/GaN异质结的横向晶体管具有很低的导通电阻。氮化镓外延层与衬底之间的异质结优化了晶体管的纵向电场分布，提高了器件的击穿电压；同时，采用结型栅可以获得增强型器件。
具有结型栅 algan gan 异质结横向晶体管及其制作方法

[发明专利]超结器件及其制造方法-CN201510934730.3有效
发明人：肖胜安;曾大杰 -专利权人：深圳尚阳通科技有限公司
申请日： 2015-12-15 - 公布日： 2020-04-07 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种超结器件，电荷流动区包括由多个在横向上交替排列的N型柱和P型柱组成的超结结构；每一N型柱和其邻近的P型柱组成一个超结单元；每一个超结单元的顶部形成有一个超结器件单元；各超结器件单元中包括有P型背栅，P型背栅位于对应的P型柱的顶部，至少一个超结器件单元的P型背栅和P型柱具有一个间隔区域，该间隔区域通过N型掺杂使P型背栅和P型柱进行分隔。本发明还公开了一种超结器件的制造方法。本发明能增加夹断电压，提高超结单元的耗尽电容随反向偏置电压的降低趋势，提高高压下的电容，减小开关中的电压剧烈变化、降低过冲，改善电路和系统的电磁干扰性能。
器件及其制造方法

[发明专利]增强型功率半导体器件结构及其制备方法-CN202011543478.0有效
发明人：曾巧玉;李成果;姜南;尹雪兵;葛晓明;曾昭烩;陈志涛 -专利权人：广东省科学院半导体研究所
申请日： 2020-12-23 - 公布日： 2023-08-15 - 主分类号： H01L29/778 文献下载
摘要：本发明公开一种增强型功率半导体器件结构及其制备方法，其中，该器件包括具有2DEG的异质结；位于异质结上方的源电极、具有台阶式结构的p型栅和漏电极；以及设置于p型栅上的栅电极；台阶式结构中的至少部分台阶段是以p型栅的厚度最大的台阶段为起始点向漏电极侧延伸的减薄台阶段，栅电极设置于p型栅的厚度最大的台阶段上，且厚度最大的台阶段的厚度设置成能够使得位于栅电极下方的异质结中的2DEG耗尽。本发明的技术方案缩小了相邻台阶段下方的异质结中的2DEG密度差距，尤其是p型栅漏电极侧的异质结与相邻处台阶段下方的异质结中的2DEG密度差距，避免了栅漏间电场因存在2DEG密度陡变的界面会导致击穿电压降低的问题
增强功率半导体器件结构及其制备方法

[发明专利]一种横向结型栅双极晶体管及其制作方法-CN201910304397.6有效
发明人：段宝兴;孙李诚;王彦东;杨银堂 -专利权人：西安电子科技大学
申请日： 2019-04-16 - 公布日： 2021-06-18 - 主分类号： H01L29/739 文献下载
摘要：本发明提出了一种横向结型栅双极晶体管(LJGBT)及其制作方法。该LJGBT器件基于LIGBT结构，使用结型栅代替绝缘栅，同时其栅结构与常规JFET的PN结栅结构类似，而其余部分则与常规LIGBT结构类似。相比于LIGBT，LJGBT器件结构中不存在寄生的NPN晶体管结构，有利于消除闩锁效应，增强了器件的稳定性；栅控方式由绝缘栅变为结型栅，不仅可以降低栅极工艺的复杂度，解决宽带隙半导体材料的氧化问题，还可以保留电压控制器件的优点
一种横向结型栅双极晶体管及其制作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条