专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2680037个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件及其形成方法-CN201410432213.1有效
  • 赵猛 - 中芯国际集成电路制造(上海)有限公司
  • 2014-08-28 - 2019-07-02 - H01L21/336
  • 一种半导体器件及其形成方法,半导体器件的形成方法包括:提供衬底;形成覆盖衬底表面的叠结构,所述叠结构包括:位于衬底表面的第一应力、位于第一应力表面的本征以及位于本征表面的第二应力,其中所述第一应力的晶格常数小于本征的晶格常数,所述本征的晶格常数小于第二应力的晶格常数;在第二应力表面形成栅极结构;刻蚀位于栅极结构两侧的叠结构,形成沟槽;形成填充满沟槽的第三应力,且第三应力的晶格常数大于第一应力的晶格常数。
  • 半导体器件及其形成方法
  • [发明专利]半导体结构的形成方法-CN201610315837.4有效
  • 金兰 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2016-05-12 - 2020-08-07 - H01L29/78
  • 一种半导体结构的形成方法,包括:提供衬底,衬底包括用于形成第一晶体管的第一区域和用于形成第二晶体管的第二区域;形成第一应力和第二应力,第一应力和第二应力的顶部表面高于衬底的表面;形成覆盖层;去除第一应力和第二应力相对面上部分厚度的覆盖层本发明通过在形成覆盖层之后,去除第一应力和第二应力相对表面上部分厚度的覆盖层,以扩大隔离结构两侧第一应力和第二应力之间的距离,有效的改善相邻应力之间距离太近而引起的器件性能问题,减少了器件短接现象的出现此外,去除部分厚度的覆盖层还可以去除位于第一应力和第二应力相对表面上覆盖层表面所形成的堆叠缺陷,从而提高所形成半导体器件的性能。
  • 半导体结构形成方法
  • [发明专利]半导体器件制造方法-CN201210393777.X有效
  • 秦长亮;尹海洲;殷华湘 - 中国科学院微电子研究所
  • 2012-10-16 - 2017-09-26 - H01L21/8238
  • 本发明提供了一种应力半导体制造方法。本发明中,首先在NMOS区域形成张应力以在PMOS区域形成压应力,沉积TEOS并进行平坦化处理,接着全面沉积保护;采用栅极线条掩模版对保护进行光刻和刻蚀,打开虚设栅极,由于在张应力和压应力之上完全覆盖了保护,并且保护在湿法腐蚀液中的腐蚀速率很小,因此张应力和压应力不会受到任何损伤,克服了现有技术中的缺陷;接着,形成栅极凹槽后,完成高K栅绝缘和金属栅极制造,实现了后栅工艺与双应变应力的工艺集成。
  • 半导体器件制造方法
  • [实用新型]一种分层应力控制的绝缘管线母线-CN202223581331.8有效
  • 钟星国;顾占松 - 雷朋电气集团有限公司
  • 2022-12-31 - 2023-06-30 - H01B7/18
  • 本文提出了一种分层应力控制的绝缘管线母线,母线的导体外侧设有绝缘,所述的绝缘层层叠式的设有若干,绝缘的中部开始逐向下的设有应力堆,绝缘的最外层设有护套,所述的应力堆为单圆弧突出式设在绝缘的层叠之间,应力堆的右端设有屏蔽,所述的屏蔽设在应力上下的绝缘之间,通过对多层电容均压绝缘屏蔽端部采用逐端部电应力控制带进行应力疏散,大幅度减少均压屏蔽层数和产品合格率,应力控制效果明显,产品局放检测合格率提高到
  • 一种分层应力控制绝缘管线母线
  • [发明专利]半导体器件的形成方法-CN201310754214.3在审
  • 毛刚 - 中芯国际集成电路制造(上海)有限公司
  • 2013-12-31 - 2015-07-01 - H01L21/8232
  • 在半导体衬底的栅极结构周边形成应力,所述应力上形成保护;在半导体衬底上形成覆盖栅极结构的介质后,刻蚀介质形成贯穿保护硅的通孔,之后,沿着通孔向应力内沉积金属原子,在所述应力表面形成金属硅化物导电上述技术方案中,直接在应力表面形成金属硅化物导电,并使得应力直接与金属插塞电连接,免除了向覆盖在应力上的保护中注入离子的步骤,从而降低了降低嵌入式应力晶体管制备难度。
  • 半导体器件形成方法
  • [实用新型]多层防断输送胶带-CN201320692090.6有效
  • 曹彦宾;仝西朝;高长信 - 山东晨光胶带有限公司
  • 2013-11-06 - 2014-07-02 - B65G15/34
  • 多层防断输送胶带,防滑、防撕裂、支撑应力监测器、弹性防振应力监测、耐磨组成,其特征是支撑的上面设置防撕裂,防撕裂的上面设置防滑,支撑的下面设置应力监测应力监测的下面设置弹性防振,弹性防振的下面设置耐磨应力监测的内部设置应力监测器,本实用新型有益效果是多层防断输送胶带设计有防断监测方案,可有效防止使用过程中输送胶带的突然断裂,减少安全事故发生。
  • 多层输送胶带
  • [发明专利]一种翘曲晶圆应力消除方法-CN202310769716.7有效
  • 杨云畅;徐浩;刘满满;董鹏;边旭明 - 北京无线电测量研究所
  • 2023-06-28 - 2023-09-15 - H01L21/02
  • 本发明公开了一种翘曲晶圆应力消除方法,包括如下步骤:在室温下对翘曲晶圆进行曲率测试得到晶圆的翘曲度;根据晶圆的翘曲度选择粘附应力的种类;在晶圆的背面依次形成粘附应力,使得粘附应力形成的应力与晶圆的应力平衡,从而使室温下的晶圆表面平整;器件工艺完成后,对粘附应力进行第一段温度下的加热,所述第一段温度为25℃~75℃,然后对粘附应力进行第二段温度下的加热,所述第二段温度为‑55℃~10℃,使粘附应力从晶圆背面剥离,并使晶圆背面出现断裂,从而消除晶圆内部的应力。本发明能够消除晶圆翘曲对器件工艺的不利影响,并且能够消除翘曲晶圆内部的应力,防止碎片风险。
  • 一种翘曲晶圆应力消除方法
  • [发明专利]制作互补型金属氧化物半导体器件的方法-CN201010124554.4无效
  • 黄敬勇;张海洋 - 中芯国际集成电路制造(上海)有限公司
  • 2010-03-11 - 2011-09-21 - H01L21/8238
  • 本发明公开了一种制作互补型金属氧化物半导体器件(CMOS器件)的方法,所述CMOS器件包括具有张应力的NMOS区域和具有压应力的PMOS区域,所述方法包括:提供一个具有NMOS区域和PMOS区域的半导体器件,所述NMOS区域的上方形成具有掺杂剂的张应力;在所述NMOS区域的具有掺杂剂的张应力和PMOS区域的上方沉积压应力;在所述压应力上形成覆盖PMOS区域、暴露NMOS区域的光刻胶图层;以所述光刻胶图层为掩膜刻蚀NMOS区域的压应力,在该压应力的刻蚀过程中检测所述张应力中的掺杂剂所给出的信号,当信号强度达到预定值时,停止刻蚀,以得到所述CMOS器件。采用本发明的方法不会在该张应力上残余氧化,简化了制备具有应力的CMOS器件的步骤。
  • 制作互补金属氧化物半导体器件方法
  • [发明专利]强化玻璃-CN201680055620.2有效
  • 深田睦;木下清贵 - 日本电气硝子株式会社
  • 2016-09-16 - 2021-06-15 - C03C21/00
  • 一种强化玻璃,其特征在于,是在表面具有带压缩应力的压缩应力、且在压缩应力的内部侧具备带拉伸应力的拉伸应力的强化玻璃,在将表示从表面起到应力在压缩应力与拉伸应力之间达到零的基准位置为止的深度的零应力深度设为DZ(μm)、且将表示从表面起强力产生上述压缩应力的扩散有碱金属离子的区域的深度的碱金属扩散深度设为DT(μm)的情况下,满足下式(1),DZ/DT0.65…(1)。在将最大拉伸应力设为CTM(MPa)的情况下,满足下式(2)。CTM73…(2)。
  • 强化玻璃
  • [发明专利]MEMS麦克风及其制备方法-CN201610389572.2有效
  • 胡永刚 - 无锡华润上华科技有限公司
  • 2016-06-03 - 2021-06-04 - H04R19/04
  • 本发明涉及一种MEMS麦克风,包括基板、下电极、牺牲应力和上电极,基板的中部设有第一开口,下电极横跨于基板上;牺牲应力、上电极依次层叠在下电极上,并在牺牲应力上开设第二开口;应力的厚度与基板的翘曲程度相匹配。上述MEMS麦克风,可根据半导体基板的翘曲或形变程度改变应力的厚度,使应力的厚度或应力与基板的翘曲程度相匹配,通过改变应力的厚度和应力,进而对基板施加与基板变形方向相反的力,以减轻或消除基板的变形
  • mems麦克风及其制备方法
  • [发明专利]半导体结构及其形成方法-CN201710461421.8有效
  • 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2017-06-16 - 2021-09-07 - H01L29/78
  • 一种半导体结构及其形成方法,所述形成方法包括:形成基底,所述基底上具有栅极结构,所述栅极结构两侧的基底内具有第一应力;形成所述栅极结构之后,对所述第一应力进行回刻处理,在所述第一应力内形成开口;在所述开口内形成第二应力通过在所述第一应力内形成开口;在所述开口内形成第二应力;所述第一应力和所述第二应力一同用于构成所述半导体结构的源漏掺杂区;由于所述第二应力在所述栅极结构之后形成,因此能够降低所述栅极结构形成工艺对所述第二应力的影响,能够有效减少所述第二应力层出现应力释放问题的几率,从而有利于提高所形成半导体结构源漏掺杂区的性能,有利于改善所形成半导体结构的性能。
  • 半导体结构及其形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top