“应力层 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2680037个，建议您升级VIP下载更多相关专利

[实用新型]一种轨道探伤车探伤轮仪器外膜-CN202022592277.1有效
发明人：毕胜礼 -专利权人：天津宏冠机械零部件厂
申请日： 2020-11-11 - 公布日： 2021-11-02 - 主分类号： B61K9/10 文献下载
摘要：本实用新型公开了一种轨道探伤车探伤轮仪器外膜，包括外膜本体，所述外膜本体包括保护层、加固层和应力层，所述加固层分布在保护层两侧，所述保护层和加固层连接处固定安装有加强筋，所述应力层中部开设有应力槽，所述应力层上围绕应力槽一周开设有若干个通孔本实用新型设置有应力槽，应力槽避免了保护层出现断裂的情况，保护层分担一部分压力，加固层可对探伤层形成稳定支撑，加强筋可使加固层的外部不易由于弧形孔产生形变。
一种轨道探伤仪器

[发明专利]电容阻挡层结构及阻挡层结构的制备方法-CN202010757293.3有效
发明人：冯秦旭;梁金娥;邢中豪 -专利权人：华虹半导体（无锡）有限公司
申请日： 2020-07-31 - 公布日： 2022-10-04 - 主分类号： H01L49/02 文献下载
摘要：本申请涉及半导体技术领域，具体涉及一种MIM电容阻挡层结构及阻挡层结构的制备方法。阻挡层结构包括：依次层叠的第一应力阻挡层和第二应力阻挡层，且所述第一应力阻挡层的应力值小于所述第二阻挡层的应力值。阻挡层结构的制备方法包括提供第一氮气流量制作第一应力阻挡层；提供第二氮气流量，制作与所述第一应力阻挡层依次层叠的第二应力阻挡层。介质层结构包括介电层，所述介电层包括相对的上表面和下表面，在所述介电层的上表面和下表面上分别形成上述用于MIM电容的阻挡层结构。本申请提供了的MIM电容阻挡层结构、介质层结构及阻挡层结构的制备方法，可以解决相关技术中因应力较大导致阻挡层发生剥落的问题。
电容阻挡结构制备方法

[发明专利]一种形成双应力刻蚀阻挡层的方法-CN201210158826.1有效
发明人：徐强 -专利权人：上海华力微电子有限公司
申请日： 2012-05-22 - 公布日： 2012-10-03 - 主分类号： H01L21/8238 文献下载
摘要：本发明一种形成双应力刻蚀阻挡层的方法，包括：具有NMOS区域与PMOS区域的半导体器件，其中，对PMOS区域上的高拉应力氮化硅层进行二次刻蚀，第一次为对PMOS区域上高拉应力氮化硅层进行部分干法刻蚀，使PMOS区域上残留部分高拉应力氮化硅层；第二次为对PMOS区域上的高拉应力氮化硅层3进行远端等离子体化学的刻蚀，将残留部分的高拉应力氮化硅层完全移除，同时使NMOS区域上未被光刻阻挡层覆盖的高拉应力氮化硅层侧面也被刻蚀一部分通过使用本发明一种形成双应力刻蚀阻挡层的方法，有效地改善了PMOS区域上方的高拉应力氮化硅层去除的方法，使高拉应力氮化硅层与高压应力氮化硅层之间的交叠区域平整，同时该方法能够很好的处理不同应力SiN薄膜的交叠区域
一种形成应力刻蚀阻挡方法

[发明专利]一种形成双应力刻蚀阻挡层的方法-CN201210158828.0有效
发明人：徐强 -专利权人：上海华力微电子有限公司
申请日： 2012-05-22 - 公布日： 2012-10-03 - 主分类号： H01L21/8238 文献下载
摘要：本发明一种形成双应力刻蚀阻挡层的方法，包括：具有PMOS区域与NMOS区域的半导体器件，其中，对NMOS区域上的高压应力氮化硅层进行二次刻蚀，第一次为对NMOS区域上高压应力氮化硅层进行部分干法刻蚀，使NMOS区域上残留部分高压应力氮化硅层；第二次为对NMOS区域上的高压应力氮化硅层3进行远端等离子体化学的刻蚀，将残留部分的高压应力氮化硅层完全移除，同时使PMOS区域上未被光刻阻挡层覆盖的高压应力氮化硅层侧面也被刻蚀一部分通过使用本发明一种形成双应力刻蚀阻挡层的方法，有效地改善了NMOS区域上方的高压应力氮化硅层去除的方法，使高压应力氮化硅层与高拉应力氮化硅层之间的交叠区域平整，同时该方法能够很好的处理不同应力SiN薄膜的交叠区域
一种形成应力刻蚀阻挡方法

[实用新型]压感按键及电子设备-CN202021395027.2有效
发明人：王中涛 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-07-15 - 公布日： 2021-04-06 - 主分类号： H03K17/967 文献下载
摘要：本申请公开了一种压感按键，所述压感按键包括硬质层、柔性感应线路层和弹性补强层，所述硬质层设有应力形变区域，所述应力形变区域受应力可产生形变，所述柔性感应线路层层叠于所述硬质层，并对应所述应力形变区域设有压感电阻，所述压感电阻用以根据所述应力形变区域的形变产生感应信号，所述弹性补强层贴合于所述柔性感应线路层背离所述硬质层一侧，所述弹性补强层至少覆盖所述应力形变区域。所述弹性补强层保证所述柔性感应线路层对应所述应力形变区域的有效性，防止所述柔性感应线路层应力作用疲劳失效，从而保证了安全性。
按键电子设备

[发明专利]一种钨复合膜层及其生长方法、单片3DIC-CN202110261450.6有效
发明人：刘战峰;殷华湘;刘卫兵;毛淑娟;罗彦娜 -专利权人：中国科学院微电子研究所
申请日： 2021-03-10 - 公布日： 2023-02-21 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种钨复合膜层及其生长方法、单片3DIC，属于半导体制造技术领域，解决了现有方法生长的钨应力大，导致单晶硅层起皱的问题。钨复合膜层位于半导体衬底上，包括靠近半导体衬底侧的第一膜层和远离半导体衬底侧的第二膜层；第一膜层和第二膜层的应力方向相反；第一膜层的应力为压应力，第二膜层的应力为张应力；第一膜层包括多个膜层。钨复合膜层的生长方法，包括：在半导体衬底上生长第一膜层；在第一膜层上生长与第一膜层的应力方向相反的第二膜层本发明实现了钨复合膜层的低应力化。
一种复合及其生长方法单片 dic

[发明专利]阵列基板、显示面板及阵列基板的制备方法-CN202010356063.6有效
发明人：黄伟奇 -专利权人：云谷（固安）科技有限公司
申请日： 2020-04-29 - 公布日： 2022-03-22 - 主分类号： H01L51/52 文献下载
摘要：一种阵列基板、显示面板及阵列基板的制备方法包括：阳极、像素限定层、置于阳极与像素限定层之间并将阳极与像素限定层隔开的阳极应力缓冲层；上述的阵列基板、显示面板及阵列基板的制备方法，通过在阳极与像素限定层之间设置阳极应力缓冲层，吸收阳极折弯操作时的应力，避免应力在阳极上集中，同时通过阳极应力缓冲层将阳极与像素限定层隔开避免折弯时两者相互干扰，相互影响造成，形成应力二次受力影响，同时避免像素限定层将应力传递给阳极而造成阳极二次受力而折弯损坏
阵列显示面板制备方法

[发明专利]半导体结构的形成方法-CN201410347625.5有效
发明人：谢欣云 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-07-21 - 公布日： 2018-08-10 - 主分类号： H01L21/331 文献下载
摘要：一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底上形成有第一栅极结构和第二栅极结构；在第一栅极结构两侧第一区域内形成第一凹槽；在第一凹槽内形成第一应力层及其表面的第一凸起应力层，采用原位掺杂工艺使第一凸起应力层内具有第一掺杂离子；在第二栅极结构两侧的第二区域内形成第二凹槽；在第二凹槽内形成第二应力层及其表面的第二凸起应力层，采用原位掺杂工艺使第二凸起应力层内具有第二掺杂离子；在第一凸起应力层和第二凸起应力层表面形成金属层；退火，使金属层与第一凸起应力层和第二凸起应力层反应，形成第一金属半导体化合物层和第二金属半导体化合物层。
半导体结构形成方法

[发明专利]应力记忆技术中形成应力层的方法-CN201210122398.7有效
发明人：隋运奇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-04-23 - 公布日： 2013-10-30 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供了一种应力记忆技术中形成应力层的方法，通过将栅极侧壁制作成垂直于半导体基底的方向上成水平宽度由小到大的锥形侧壁，在不影响后续离子注入工艺的同时，避免了相邻两PMOS和NMOS栅极结构间由于栅极结构顶端间距过小导致两栅极结构间的应力层出现空洞
应力记忆技术形成方法

[发明专利]一种Si₃N₄/SiON复合膜、激光器芯片及制备方法-CN201810317772.6在审
发明人：逯心红;王忠政;洪志苍;方瑞禹 -专利权人：青岛海信宽带多媒体技术有限公司
申请日： 2018-04-10 - 公布日： 2018-09-04 - 主分类号： H01S5/028 文献下载
摘要：PECVD方法制备的Si3N4膜层的膜层应力为负应力，而PECVD方法制备的SiON膜层的膜层应力为正应力。本发明通过将具有负应力的Si3N4膜层和具有正应力的SiON膜层进行复合，形成较低应力的Si3N4/SiON复合膜，从而降低芯片制备过程中的应力叠加效应。另外，Si3N4膜层和SiON膜层均具有较好的抗水汽性能，因而制备的Si3N4/SiON复合膜能够同时具备抗水汽性能及低膜层应力性能，满足高速激光器芯片的性能要求。
膜层制备复合膜激光器芯片抗水汽性能正应力高速激光器叠加效应芯片制备性能要求低应力低膜芯片复合

[发明专利]半导体器件及其制造方法-CN201711086967.6有效
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-11-07 - 公布日： 2021-09-03 - 主分类号： H01L29/08 文献下载
摘要：本发明提供一种半导体器件及其制造方法，在源漏凹槽中形成第一应力种子层后，先至少对所述第一应力种子层的表层进行离子注入，再在所述第一应力种子层上形成第二应力种子层，所述第一应力种子层能够为第二应力种子层提供较圆滑的接触界面，且所述第一应力种子层中注入的离子可以控制其表面各个位置的第二应力种子层的外延生长速率，从而可以控制第二应力种子层最终形成目标形状，使栅极堆叠结构下方的沟道边缘产生更浅的结以及更强大的沟道控制，降低结电容和结漏电
半导体器件及其制造方法

[发明专利]具应力吸收半导体层之半导体组件及其制造方法-CN03816784.0有效
发明人： G·坦佩 -专利权人：因芬尼昂技术股份公司
申请日： 2003-07-11 - 公布日： 2005-09-14 - 主分类号： H01L21/20 文献下载
摘要：本发明乃涉及一种具应力吸收半导体层(SA)之半导体组件及其制造方法，产生机械应力的一结晶性应力产生层(SG)乃形成于载体材料(1)上。传送已产生的机械应力至应力吸收半导体层(SA)的绝缘应力传送层(2)乃形成于该结晶性应力产生层(SG)的表面，而其除了改良电荷载体移动性之外，亦得到经改良的该半导体组件的电性质。
应力吸收半导体组件及其制造方法

[发明专利]磁盘用玻璃基板-CN200580009038.4有效
发明人：矶野英树 -专利权人： HOYA株式会社
申请日： 2005-03-24 - 公布日： 2007-03-21 - 主分类号： G11B5/73 文献下载
摘要：利用化学强化，两面侧的表层部分成为压缩应力层，这些压缩应力层之间成为拉伸应力层，厚度小于0.5mm，当将拉伸应力层的厚度设为L，将拉伸应力层的拉伸应力的值设为Pt[kg/mm²]时
磁盘玻璃

[发明专利]高电压端头-CN201010116122.9有效
发明人：罗志昭 -专利权人：罗志昭
申请日： 2010-02-20 - 公布日： 2010-06-30 - 主分类号： H01B17/60 文献下载
摘要：本发明的高电压端头，是在圆形导体上按电压等级制作绝缘，1、导体屏蔽层；2、厚的绝缘层；3、接地屏蔽层；4、绝缘护套。在绝缘层上按阶梯方式依次做应力层，每一个应力层都有独立绝缘层，最后一个应力层跟接地屏蔽层连接，由于绝缘层(2)较厚与导体距离较大，导体感应电压至第一应力层(4)电压比较小，以后每层应力层的感应电压都很小，并在绝缘层里面分层感应吸收并转移到接地屏蔽层上，直接降低端部表面电位，每个应力层都有一个独立的绝缘层，每增加一个应力层端部的绝缘随着加大，结果端部表面电位很低，绝对不会对地放电。
电压端头

[实用新型]高电压端头-CN201020121685.2有效
发明人：罗志昭 -专利权人：罗志昭
申请日： 2010-02-20 - 公布日： 2011-08-24 - 主分类号： H02G15/064 文献下载
摘要：本实用新型的高电压端头，是在圆形导体上按电压等级制作绝缘，1、导体屏蔽层；2、厚的绝缘层；3、接地屏蔽层；4、绝缘护套。在绝缘层上按阶梯方式依次做应力层，每一个应力层都有独立绝缘层，最后一个应力层跟接地屏蔽层连接，由于绝缘层(2)较厚与导体距离较大，导体感应电压至第一应力层(4)电压比较小，以后每层应力层的感应电压都很小，并在绝缘层里面分层感应吸收并转移到接地屏蔽层上，直接降低端部表面电位，每个应力层都有一个独立的绝缘层，每增加一个应力层端部的绝缘随着加大，结果端部表面电位很低，绝对不会对地放电。
电压端头