“层间介电”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4570751个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN201710131468.8有效
发明人：邹晓东;胡友存 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-03-07 - 公布日： 2021-02-02 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，基底中形成有层间介电层以及贯穿层间介电层的层间互连结构；在基底上形成叠层结构的上层介电层，上层介电层包括等离子体增强氧化硅层；刻蚀上层介电层，形成露出层间互连结构的开口；向开口内填充导电材料，形成与层间互连结构电连接的上层互连结构。相比材料为等离子体增强氧化硅的单层结构的上层介电层，本发明所述叠层结构的上层介电层对相邻层间介电层所产生的应力较小，从而可以降低相邻层间介电层出现经时击穿现象的概率，增大相邻层间介电层击穿电压，降低上层介电层与相邻层间介电层分裂的几率
半导体结构及其形成方法

[发明专利]具有金属间介电图案的半导体元件的制作方法-CN202010079602.6有效
发明人：郭彬;顾海龙;黄清俊;谈文毅 -专利权人：联芯集成电路制造(厦门)有限公司
申请日： 2020-02-04 - 公布日： 2022-10-04 - 主分类号： H01L21/768 文献下载
摘要：本发明公开一种具有金属间介电图案的半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成第一金属间介电层于基底上，然后图案化第一金属间介电层以形成多个金属间介电图案于基底上、一凹槽环绕金属间介电图案以及一第二金属间介电图案环绕该凹槽，形成一金属层于凹槽内并环绕第一金属间介电图案，形成一第二金属间介电层于第一金属间介电图案、金属层以及第二金属间介电图案上，再形成多个接触洞导体于第二金属间介电层内，其中接触洞导体不重叠第一金属间介电图案
具有金属间介电图案半导体元件制作方法

[发明专利]一种半导体器件的制造方法-CN201210477196.4在审
发明人：周鸣 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-11-21 - 公布日： 2014-06-04 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成阻挡层和层间介电层；使所述层间介电层转变为多孔低κ介电层；在所述层间介电层上形成不含造孔剂前体的致密低κ介电层；在所述致密低κ介电层上形成另一层间介电层，并使所述另一层间介电层转变为多孔低κ介电层。根据本发明，在使所述层间介电层保持较低的κ值的同时使其具有足够高的机械强度，避免实施半导体器件封装工艺时出现的失效现象。
一种半导体器件制造方法

[发明专利]薄膜电阻结构-CN201210072622.6有效
发明人：魏铭德;曹博昭;蔡振华;陈建仰;梁家瑞;陈铭聪 -专利权人：联华电子股份有限公司
申请日： 2012-03-19 - 公布日： 2017-10-13 - 主分类号： H01L29/8605 文献下载
摘要：本发明公开一种薄膜电阻结构，其包含有一基底，一覆盖于该基底之上平坦的底层间介电层，多个第一接触，位于该底层间介电层之中，且各该第一接触的一顶面切齐该底层间介电层的一顶面，一平坦的顶层间介电层，位于该底层间介电层之上，多个第二接触，位于该顶层间介电层之中，且各该第二接触的一顶面切齐该顶层间介电层的一顶面，以及一薄膜电阻，位于该底层间介电层与该顶层间介电层之间。
薄膜电阻结构

[发明专利]超低介电常数金属间介电层的形成方法-CN201710929998.7有效
发明人：施伯铮;周家政;李俊德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-10-09 - 公布日： 2021-07-27 - 主分类号： H01L23/532 文献下载
摘要：超低介电常数金属间介电层的形成方法包含形成第一金属间介电层于基底上，第一金属间介电层包含多个介电料材层，形成粘着层于第一金属间介电层上，形成超低介电常数介电层于粘着层上，形成保护层于超低介电常数介电层上，形成硬遮罩于保护层上且将硬遮罩图案化以产生窗口，移除窗口下的层以产生开口，被移除的层包含保护层、超低介电常数介电层、粘着层和第一金属间介电层。在开口中形成金属层。
介电常数金属间介电层形成方法

[发明专利]半导体装置以及其制作方法-CN202310561422.5在审
发明人：翁宸毅;张境尹;王慧琳;谢晋阳 -专利权人：联华电子股份有限公司
申请日： 2018-11-05 - 公布日： 2023-08-29 - 主分类号： H10N50/01 文献下载
摘要：本发明公开一种半导体装置以及其制作方法，该半导体装置的制作方法包括下列步骤，在基底上形成第一金属间介电层。在第一金属间介电层上形成盖层。在基底上形成连接结构贯穿盖层与第一金属间介电层。在第一金属间介电层上形成第二金属间介电层。第二金属间介电层围绕磁性隧穿结结构。一种半导体装置包括基底、连接结构、第一金属间介电层、磁性隧穿结结构与第二金属间介电层。第一金属间介电层的介电常数低于第二金属间介电层的介电常数。
半导体装置及其制作方法

[发明专利]半导体装置以及其制作方法-CN201811306131.7有效
发明人：翁宸毅;张境尹;王慧琳;谢晋阳 -专利权人：联华电子股份有限公司
申请日： 2018-11-05 - 公布日： 2023-06-16 - 主分类号： H10N50/10 文献下载
摘要：本发明公开一种半导体装置以及其制作方法，该半导体装置的制作方法包括下列步骤，在基底上形成第一金属间介电层。在第一金属间介电层上形成盖层。在基底上形成连接结构贯穿盖层与第一金属间介电层。在第一金属间介电层上形成第二金属间介电层。第二金属间介电层围绕磁性隧穿结结构。一种半导体装置包括基底、连接结构、第一金属间介电层、磁性隧穿结结构与第二金属间介电层。第一金属间介电层的介电常数低于第二金属间介电层的介电常数。
半导体装置及其制作方法

[发明专利]电感模块及电感模块的制作方法-CN202010908104.8在审
发明人：马瑞吉;邢溯;锡延.帕萨沙拉希;智晓愿 -专利权人：联华电子股份有限公司
申请日： 2020-09-02 - 公布日： 2022-03-18 - 主分类号： H01L23/522 文献下载
摘要：本发明公开一种电感模块及电感模块的制作方法，电感模块具有基底、第一层间介电层、多个第二层间介电层、沟槽以及第一金属层。在基底上形成第一层间介电层以及多个第二层间介电层的层状结构后，再形成贯穿至少两个第二层间介电层的沟槽，尔后，沉积形成具有大厚度的第一金属层于沟槽中，从而获得电感模块，第一金属层两侧面分别连接最顶侧的第二层间介电层的上表面以及沟槽所贯穿的第二层间介电层中位于最底侧的第二层间介电层的下表面
电感模块制作方法

[发明专利]半导体装置的制造方法-CN202210113447.4在审
发明人：吴采伶;薛琇文;王伟任;黄柏翔;陈启平;王仁宏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-30 - 公布日： 2022-08-09 - 主分类号： H01L21/8234 文献下载
摘要：在实施例中，半导体装置的制造方法包括在第一金属间介电层中形成第一导电特征；在第一导电特征上沉积阻挡层且阻挡层物理接触第一导电特征；在第一金属间介电层上沉积第一介电层且第一介电层与第一金属间介电层物理接触；在第一介电层上沉积第二介电层且第二介电层与第一介电层物理接触；移除阻挡层；在任何物理接触第一导电特征和第二介电层的上方位置沉积蚀刻停止层；在蚀刻停止层上方形成第二金属间介电层；在第二金属间介电层和蚀刻停止层中蚀刻开口以显露第一导电特征
半导体装置制造方法

[发明专利]整合型电容感应模块及其相关系统-CN201510473777.4有效
发明人：陈纬仁;李文豪;柳星舟;杨青松 -专利权人：力旺电子股份有限公司
申请日： 2015-08-05 - 公布日： 2019-02-15 - 主分类号： H01L27/105 文献下载
摘要：本发明公开一种整合型电容感应模块及其相关系统，该整合型电容感应模块包括：硅基板、第一层间介电层、第二层间介电层、第三层间介电层、多个电连接层、屏蔽层、下感应电极层、上感应电极层、保护镀膜层。第一层间介电层覆盖于该硅基板。该些电连接层堆叠于第一层间介电层上。屏蔽层形成于该些电连接层上。第二层间介电层覆盖于屏蔽层。下感应电极层形成于第二层间介电层上。第三层间介电层覆盖于该下感应电极层。上感应电极层形成于第三层间介电层上。保护镀膜层覆盖上感应电极层。
整合电容感应模块及其相关系统

[发明专利]防止多晶硅栅极被研磨的方法-CN201410512495.6在审
发明人：杨贵璞;王坚;王晖 -专利权人：盛美半导体设备(上海)有限公司
申请日： 2014-09-29 - 公布日： 2016-04-27 - 主分类号： H01L21/28 文献下载
摘要：本发明揭示了一种防止多晶硅栅极被研磨的方法，包括如下步骤：以多晶硅栅极的顶部为量测点测量多晶硅栅极上方的层间介电层的厚度，并将测量的厚度值作为层间介电层的前值厚度；根据层间介电层的前值厚度和预设的多晶硅栅极上方需保留的层间介电层的厚度，计算多晶硅栅极上方需要去除的层间介电层的厚度；采用化学机械研磨将多晶硅栅极上方需要去除的层间介电层去除。本发明通过测量多晶硅栅极上方的层间介电层的厚度来获得层间介电层的前值厚度，消除了多晶硅栅极厚度对层间介电层前值厚度的影响，使得层间介电层的前值厚度更准确，从而避免了多晶硅栅极被研磨，提高了器件的良率。
防止多晶栅极研磨方法

[发明专利]介电层的制造方法-CN201811152072.2在审
发明人：彭羽筠;柯忠祁;林耕竹 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-29 - 公布日： 2019-04-05 - 主分类号： H01L21/762 文献下载
摘要：一种介电层的制造方法，此方法包括在基板上方形成层间介电质及栅极结构。栅极结构由层间介电质围绕。蚀刻栅极结构以形成凹槽。使用第一含硅前驱物在凹槽的侧壁及底部上方以及层间介电质的顶表面上方沉积第一介电层。使用与第一含硅前驱物不同的第二含硅前驱物在第一介电层上方且与第一介电层接触沉积第二介电层。使用第一含硅前驱物在第二介电层上方且与第二介电层接触沉积第三介电层。移除层间介电质的顶表面上方的第一、第二及第三介电层的部分。
介电层含硅前驱物栅极结构沉积第三介电层层间介电顶表面介电质蚀刻移除层侧壁基板制造

[发明专利]相变存储单元和形成其的方法-CN200510129743.X有效
发明人：李智惠;赵炳玉;赵性来 -专利权人：三星电子株式会社
申请日： 2005-12-06 - 公布日： 2006-07-26 - 主分类号： H01L45/00 文献下载
摘要：所述相变存储单元包括形成于半导体衬底上的下层间介电层和穿过下层间介电层的下导电栓。下导电栓与设置于下层间介电层上的相变材料图案接触。相变材料图案和下层间介电层用上层间介电层覆盖。相变材料图案与导电层直接接触，导电层图案设置于穿过上层间介电层的板线接触孔中。
相变存储单元形成方法

[发明专利]具有超通孔的半导体结构以及其制作方法-CN202110011434.1在审
发明人：许闵翔;蔡郁涵;张志圣 -专利权人：联华电子股份有限公司
申请日： 2021-01-06 - 公布日： 2022-07-08 - 主分类号： H01L23/522 文献下载
摘要：本发明公开一种具有超通孔的半导体结构以及其制作方法，该半导体结构包含一基底，一第一金属层间介电层、一第二金属层间介电层以及一第三金属层间介电层依序位于该基底上，其中该第一金属层间介电层中包含有至少一第一导电层，该第二金属层间介电层中至少包含有一掩模层，该第三金属层间介电层中至少包含有至少一第三导电层，以及一超通孔(super via)，贯穿该第二层间介电层，电连接该第一导电层以及该第三导电层，且部分该超通孔直接接触该第二金属层间介电层中的该掩模层
具有超通孔半导体结构及其制作方法

[发明专利]一种改善平坦化工艺中金属挤压缺陷的方法-CN201910347751.3有效
发明人：于涛;曹秀亮 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-04-28 - 公布日： 2021-09-24 - 主分类号： H01L21/311 文献下载
摘要：本发明涉及一种改善平坦化工艺中金属挤压缺陷的方法，包括如下步骤：提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；刻蚀所述金属层间介电质层，使金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；对所述金属层间介电质层进行平坦化处理。本发明通过增加刻蚀金属层间介电质层的步骤，使金属层间介电质层的上表面形成高度差，在后续的平坦化处理步骤中，研磨的应力主要集中在金属结构以外的位置处，有效减小了金属结构所受应力，从而改善金属挤压缺陷。
一种改善平坦化工金属挤压缺陷方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条