|
|
钻瓜专利网为您找到相关结果 35个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件的制造方法-CN202110466461.8有效
-
刘冲;任媛媛;严强生;陈宏;曹秀亮
-
上海华虹宏力半导体制造有限公司
-
2021-04-27
-
2023-09-29
-
H01L21/762
- 本发明提供了一种半导体器件的制造方法，包括提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；在所述金属层的表面和所述开口的侧壁及底部形成保护层，采用高密度等离子体化学气相沉积工艺去除所述保护层上存在的第二突起缺陷并沉积介质层；或者，在所述开口内填充介质层并延伸覆盖所述开口两侧的所述金属层，对所述介质层进行平坦化处理，以去除所述第二突起缺陷。本发明去除保护层或介质层表面的第二突起缺陷，从而减少或避免层间介质层表面的第一突起缺陷影响后续形成的钝化层及其他半导体结构的表面平坦度，从而改善半导体器件的形貌和性能。
- 半导体器件制造方法
- [发明专利]分栅快闪存储器及其形成方法-CN202010530967.6有效
-
刘冲;邹永金;曹秀亮
-
上海华虹宏力半导体制造有限公司
-
2020-06-11
-
2023-04-18
-
H10B41/30
- 本发明提供了一种分栅快闪存储器及其形成方法，在所述隧穿氧化层上生长多晶硅层并在所述多晶硅层中掺杂；所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度；刻蚀所述多晶硅层形成字线层。多晶硅层被刻蚀的速率与多晶硅层的掺杂浓度正相关，多晶硅层的顶部不掺杂或者多晶硅层的顶部具有较小的掺杂浓度，如此一来，多晶硅层的顶部具有较低的刻蚀速率，这有利于凹陷高度的提高，从而增大形成字线层的厚度。字线层的厚度增加，有效解决分栅快闪存储器编程串扰失效问题；同时，字线层的厚度增加，源漏离子注入时将不会穿透字线层，增大源漏离子注入的工艺窗口。
- 分栅快闪存及其形成方法
- [发明专利]一种半导体器件的制备方法-CN202111545321.6在审
-
卓明川;陈宏;曹秀亮;刘张李
-
上海华虹宏力半导体制造有限公司
-
2021-12-16
-
2022-04-29
-
H01L21/77
- 本发明提供一种半导体器件的制备方法，包括：提供衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底内形成有源区和漏区；在所述衬底上形成第一介质层，所述第一介质层覆盖所述衬底及所述栅极结构；在所述第一介质层上形成顶层金属层，且所述顶层金属层与所述栅极结构、所述源区和所述漏区电连接；在所述第一介质层及所述顶层金属层上顺形地形成第二介质层；刻蚀所述顶层金属层上方的所述第二介质层的部分厚度，并对所述第二介质层进行平坦化工艺，通过刻蚀工艺均匀所述第二介质层的形状，进而对所述第二介质层的研磨速度，避免所述顶层金属层收集等离子体沉积过程中产生的游离电荷而导致的等离子损伤及漏电问题。
- 一种半导体器件制备方法
- [发明专利]半导体器件及其制造方法-CN202111149716.4在审
-
陈宏;曹秀亮;刘张李;卓明川
-
上海华虹宏力半导体制造有限公司
-
2021-09-29
-
2022-02-01
-
H01L21/48
- 本发明提供一种半导体器件及其制造方法，在所述的半导体器件的制造方法中，在形成钝化层之前，先形成覆盖金属层的侧壁的侧墙层，所述侧墙层可以保护金属层的侧壁，避免金属层的侧壁损伤，同时，所述侧墙层还可起到支撑所述金属层的作用，避免金属层在高温环境下发生倾斜。在形成侧墙层之后，形成钝化层，所述钝化层覆盖所述侧墙层、所述金属层的顶表面及所述衬底，由于所述金属层的侧壁上已形成有侧墙层，故在形成钝化层时，可按照金属层的顶表面所需的钝化层的厚度来形成钝化层，由此在形成钝化层以后，无需对钝化层进行减薄，金属层顶表面的钝化层的分布较为均匀，在刻蚀钝化层时，过刻蚀量较少，可避免等离子体损伤，提高器件的可靠性。
- 半导体器件及其制造方法
- [发明专利]CMP研磨方法-CN201910698610.6有效
-
刘冲;李儒兴;吴继科;卓明川;曹秀亮
-
上海华虹宏力半导体制造有限公司
-
2019-07-31
-
2021-07-02
-
B24B37/04
- 本发明提供的一种CMP研磨方法包括以下步骤：提供一待研磨晶圆，所述待研磨晶圆包括中心区域和边缘区域，中心区域位于边缘区域内侧；测量待研磨晶圆的中心区域和边缘区域的膜厚；对待研磨晶圆执行第一次研磨工艺，第一次研磨工艺满足：A＞B；其中，A为中心区域和边缘区域的膜厚较大者的研磨去除率，B为中心区域和边缘区域的膜厚较小者的研磨去除率；对待研磨晶圆执行第二次研磨工艺，第二次研磨工艺满足：C＞D，C＜A，D＜B；其中，C为中心区域和边缘区域的膜厚较小者的研磨去除率，D为中心区域和边缘区域的膜厚较大者的研磨去除率，以改善了研磨后薄膜厚度的均一性，从而解决了由于研磨后薄膜厚度的均一性较差引起的金属剥离等问题。
- cmp研磨方法
- [发明专利]形成金属互连结构的方法-CN201910399066.5有效
-
邹永金;何炳奎;曹秀亮
-
上海华虹宏力半导体制造有限公司
-
2019-05-14
-
2021-06-18
-
H01L21/768
- 本发明提供一种形成金属互连结构的方法，包括：首先提供一衬底，所述衬底上形成有栅极结构、第一介质层及第一插塞，然后形成一金属互连线及硬掩膜层，接着刻蚀硬掩膜层及部分厚度的第一介质层以形成沟槽，并对所述沟槽及所述金属互连线表面至少执行两次湿法清洗工艺，接着沉积第二介质层，从而在所述沟槽内的第二介质层中形成空气隙，最后在所述第二介质层中形成第二插塞，其中，所述第一插塞、金属互连线及第二插塞构成金属互连结构。在形成第二介质层前，对所述沟槽及所述金属互连线表面执行多次湿法清洗工艺，以清除高聚物杂质，使得金属互连线和后续形成的第二介质层之间的应力更加平衡，从而避免了所述第二插塞受挤压而突出、断裂的风险。
- 形成金属互连结构方法
- [发明专利]半导体器件的制造方法-CN202110265071.4在审
-
卓明川;曹秀亮;高学
-
上海华虹宏力半导体制造有限公司
-
2021-03-09
-
2021-06-04
-
H01L21/336
- 本发明提供了一种半导体器件的制造方法，包括：提供衬底，所述衬底内形成有沟槽，所述沟槽的侧壁和底部形成有场氧化层，所述沟槽内填充有电极连接层，所述场氧化层在所述沟槽的开口处靠近所述电极连接层的位置处形成有凹陷；在所述衬底上形成保护层，以使所述保护层完全填充所述凹陷；以及，去除部分所述保护层，使所述沟槽内的所述保护层、所述场氧化层及所述电极连接层与所述衬底的表面齐平。本发明在形成有电极连接层的沟槽上形成保护层，以填充场氧化层在湿法刻蚀过程中形成的凹陷，避免了后续工艺中多晶硅在所述凹陷中的残留，进而避免了残留的多晶硅与所述电极连接层发生短接而导致的器件漏电或短路，提高了所述半导体器件的性能。
- 半导体器件制造方法
|
