|
|
钻瓜专利网为您找到相关结果 7973891个，建议您 升级VIP下载更多相关专利
- [发明专利]一种半导体装置及制备方法-CN202111407966.3在审
-
请求不公布姓名
-
广州华瑞升阳投资有限公司
-
2021-11-25
-
2023-05-26
-
H01L29/06
- 该半导体装置包括衬底，具有绝缘特性；第一通道，包括设于衬底上表面的第一开口，第一开口沿衬底厚度方向延伸；第一层叠结构，部分或完全嵌入在第一通道中，且第一层叠结构的侧壁与第一通道的内壁贴合；第二通道，包括设于衬底下表面的第二开口，第二开口沿衬底厚度方向延伸，第二通道与第一通道在衬底内部连通；第二层叠结构，部分或完全嵌入在第二通道中，且第二层叠结构的侧壁与第二通道的内壁贴合，第二层叠结构的上表面与第一层叠结构的下表面贴合，该半导体的制备方法采用双面蚀刻实现本发明可以利用绝缘特性的衬底制备垂直导通的立式半导体装置，且能改善装置的绝缘特性、损耗和散热。
- 一种半导体装置制备方法
- [发明专利]一种焊盘结构-CN201210262053.1无效
-
彭冰清
-
中芯国际集成电路制造（上海）有限公司
-
2012-07-26
-
2014-02-12
-
H01L23/498
- 本发明涉及一种焊盘结构，包括：若干金属层形成的叠层，所述相邻金属层之间具有通孔；位于所述叠层上方的第一顶部金属层和第二顶部金属层，以及位于所述第一顶部金属层和所述叠层之间的第一顶部通孔，位于所述第一顶部金属层和所述第二顶部金属层之间的第二顶部通孔；位于所述第二顶部金属层上方的具有开口第一钝化层；位于所述第一钝化层上方的焊盘金属层，焊盘金属层通过所述开口与所述第二顶部金属层相连；其中，所述第一通孔和第二通孔分别形成具有若干相互嵌套的通孔槽结构，用于增加焊盘强度在本发明中通过在通孔表面设置若干相互嵌套的槽，每个槽相当于一个“保护墙”，很好的解决了目前焊盘在封装过程中产生裂纹以及损坏的问题。
- 一种盘结
- [实用新型]一种POP芯片叠层封装结构-CN201520238392.5有效
-
张珈铭
-
四川盟宝实业有限公司
-
2015-04-20
-
2015-07-08
-
H01L25/00
- 本实用新型公开了一种POP芯片叠层封装结构，它包括顶层封装元件（1）和底层封装元件（2），顶层封装元件（1）包括设置在顶层封装基板（4）上表面的上焊垫（7）、设置在顶层封装基板（4）下表面的下焊垫（8）和导通孔（9）；底层封装元件（2）还包括设置在底层密封件（12）上表面的上焊垫（7）、设置在底层封装基板（13）下表面的下焊垫（8）和导通孔（9）；相连接的上焊垫（7）、下焊垫（8）和导通孔（9）组成工字型结构，顶层封装基板（4）的下焊垫（8）通过焊球（11）与底层封装元件（2）的上焊垫（7）连接，导通孔（9）呈梯形结构。
- 一种pop芯片封装结构
- [发明专利]3D NAND闪存及其制备方法-CN201910248617.8有效
-
肖莉红
-
长江存储科技有限责任公司
-
2019-03-29
-
2020-04-17
-
H01L27/1157
- 本发明提供一种3D NAND闪存及其制备方法，3D NAND闪存包括：半导体衬底；叠层结构，位于半导体衬底上，叠层结构包括交替叠置的栅间介质层及栅极层，栅间介质层包括交替叠置的第一漏电抑制层及第二漏电抑制层；沟道通孔，位于叠层结构内；沟道通孔包括若干个凹槽区域，凹槽区域位于相邻栅极层之间及栅极层与半导体衬底之间；功能侧壁，位于沟道通孔的侧壁表面，功能侧壁位于相邻栅极层之间及位于栅极层与半导体衬底之间的部分填充于凹槽区域内；沟道层，位于沟道通孔内，且位于功能侧壁的表面。本发明3D NAND闪存可以有效减小相邻栅极层之间的漏电，提高相邻栅极层之间的栅间介质层的抗击穿能力，降低相邻栅极层之间的耦合效应。
- nand闪存及其制备方法
|
