“导电半导体材料”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2772354个，建议您升级VIP下载更多相关专利

[发明专利]一种电荷补偿肖特基半导体装置及其制造方法-CN201210144437.3无效
发明人：朱江 -专利权人：朱江
申请日： 2012-04-29 - 公布日： 2013-10-30 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种电荷补偿肖特基半导体装置，当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，可以提高器件的反向击穿电压，或者改善器件的正向导通特性；本发明还提供了一种超级结肖特基半导体装置的制造方法
一种电荷补偿肖特基半导体装置及其制造方法

[发明专利]具有导电元件的半导体互连结构，以及相关联系统和方法-CN202210372314.9在审
发明人： S·U·阿里芬;Q·阮;C·格兰西;K·辛哈;C·H·育 -专利权人：美光科技公司
申请日： 2022-04-11 - 公布日： 2022-10-21 - 主分类号： H01L23/488 文献下载
摘要：本公开涉及具有导电元件的半导体互连结构以及相关联系统和方法。在一个实施例中，半导体封装包含半导体裸片和耦合到所述半导体裸片的柱结构。所述柱结构可包含由具有第一弹性模数的第一导电材料制成的多个导电元件。所述柱结构可进一步包含至少部分地环绕所述多个导电元件的第二导电材料的连续区。所述第二导电材料可具有小于所述第一弹性模数的第二弹性模数。
具有导电元件半导体互连结构以及相关联系方法

[发明专利]一种沟槽电荷补偿肖特基半导体装置及其制造方法-CN201210235883.5有效
发明人：朱江 -专利权人：朱江
申请日： 2012-06-29 - 公布日： 2017-02-08 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种沟槽电荷补偿肖特基半导体装置，其中具有电荷补偿结构，当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，提高器件的反向阻断特性；通过沟槽上部引入多晶半导体材料，可以降低半导体装置接反向偏压时肖特基结表面的峰值电场强度，从而进一步提高器件的反向阻断特性。本发明还提供了一种沟槽电荷补偿肖特基半导体装置的制造方法。
一种沟槽电荷补偿肖特基半导体装置及其制造方法

[发明专利]半导体装置、太阳电池模块、太阳电池串及太阳电池阵列-CN201280022934.4无效
发明人：宫下阳太;矢后栄郎;祐谷重徳 -专利权人：富士胶片株式会社
申请日： 2012-05-01 - 公布日： 2014-01-29 - 主分类号： H01L31/0465 文献下载
摘要：半导体装置包括导电性基板，包含导电性材料；非导电性层，设在导电性基板的表面的至少一部分；多个半导体元件，设在所述非导电性层上；配线，电连接多个半导体元件；以及非导电性层与半导体元件或配线的至少1个电连接部与导电性基板的电位差最大的半导体元件配置在由多个半导体元件组成的排列的几何学末端以外的位置。
半导体装置太阳电池模块阵列

[发明专利]一种半导体测试样品及其制备方法-CN202110756511.6有效
发明人：丁瑞 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-05 - 公布日： 2022-07-22 - 主分类号： G01N1/28 文献下载
摘要：本申请公开了一种半导体测试样品及其制备方法，用以解决SSRM等成像技术中金属导体的存在对离子注入区域成像衬度的影响，从而提高SSRM的扫图质量。本申请提供的一种半导体测试样品的制备方法，包括：提供待分析产品，所述产品包括导电互连层和位于所述导电互连层下方的半导体掺杂区；选择性去除所述导电互连层中的导电材料，采用非导电材料取代所述导电材料，将所述导电互连层替换为绝缘牺牲层；以同时包含所述绝缘牺牲层和所述半导体掺杂区的所述产品作为所述测试样品。
一种半导体测试样品及其制备方法

[发明专利]一种半导体芯片的封装方法-CN201710963974.3在审
发明人：胡忠臣 -专利权人：上海御渡半导体科技有限公司
申请日： 2017-10-16 - 公布日： 2018-02-16 - 主分类号： H01L21/67 文献下载
摘要：公开了一种半导体芯片的封装方法，封装机构包括芯片载体，芯片载体包括底片，底片上设有半导体芯片，半导体芯片的上表面涂覆有绝缘材料，绝缘材料的内部设有导电球，导电球外包覆有热敏材料，封装机构设有下压支架，下压支架设有加热薄片，加热薄片能够将热敏材料进行加热并融化热敏材料，在纵向压力的作用下，导电球的上下两端分别与下压支架上的加热薄片和半导体芯片接触，其他未加热的导电球保持绝缘。
一种半导体芯片封装方法

[发明专利]具有减少谐波的瞬态电压抑制二极管及其制造和使用方法-CN201710930501.3有效
发明人： M.戈尔班扎德;J.克拉克;W.A.拉塞尔 -专利权人：商升特公司
申请日： 2017-10-09 - 公布日： 2023-08-29 - 主分类号： H01L21/822 文献下载
摘要：半导体器件包括半导体管芯。在半导体管芯中形成瞬态电压抑制（TVS）结构。在半导体管芯上形成电容器。在一个实施例中，通过在半导体管芯上沉积第一导电层、在第一导电层上沉积绝缘层、以及在半导体管芯上沉积第二导电层来形成电容器。在另一个实施例中，通过在半导体管芯中形成沟道、在沟道中沉积绝缘材料、以及在沟道中沉积导电材料来形成电容器。
具有减少谐波瞬态电压抑制二极管及其制造使用方法

[发明专利]半导体发光器件-CN200910261151.1有效
发明人：沈相均 -专利权人： LG伊诺特有限公司
申请日： 2009-12-28 - 公布日： 2010-07-07 - 主分类号： H01L33/20 文献下载
摘要：本发明提供一种半导体发光器件。所述半导体发光器件包括：包括第一导电半导体层、有源层和第二导电半导体层的多个化合物半导体层、以及具有包括蓝宝石材料的粗糙结构的多个化合物半导体层的层。
半导体发光器件

[发明专利]半导体元件以及增加半导体元件有效运作面积的方法-CN201010528647.3无效
发明人：杨昌祥;刘可萱 -专利权人：富阳光电股份有限公司
申请日： 2010-10-26 - 公布日： 2012-05-16 - 主分类号： H01L31/18 文献下载
摘要：一种半导体元件以及增加半导体元件有效运作面积的方法，该增加半导体元件有效运作面积的方法，包含：沉积第一导电层在基板上；使用激光在第一导电层刻划多个第一划线，其被刻划至第一导电层的底面；沉积至少一半导体材料层在第一导电层上以及该多个第一划线中；使用激光在半导体材料层刻划多个第二划线，其被刻划至半导体材料层的底面，各第二划线由多个第二孔洞组成；沉积第二导电层在半导体材料层上及该多个第一划线和该多个第二划线中；使用激光在第二导电层刻划多个第三划线，其被刻划至半导体材料层的底面；第二孔洞经缩小，以缩小第一划线和第二划线之间以及第三划线和第二划线之间的距离。
半导体元件以及增加有效运作面积方法

[发明专利]用于光发射的基于纳米线的光电器件-CN201180032830.7有效
发明人：菲利普·吉莱;安-劳尔·巴文科夫 -专利权人：原子能与替代能源委员会
申请日： 2011-09-12 - 公布日： 2018-08-03 - 主分类号： H01L33/06 文献下载
摘要：一种光电器件，其包括：活性半导体区域（84），其用于电子‑空穴对的辐射复合，以至少一根纳米线的形式制成，所述纳米线由非故意掺杂半导体材料制成；半导体区域（88），其用于空穴到所述或每根纳米线中的径向注入，其由具有第一导电类型和比形成所述纳米线的材料的带隙小的带隙的掺杂半导体材料制成；以及半导体区域（82），其用于电子到所述或每根纳米线中的轴向注入，其由具有与所述第一导电类型相反的第二导电类型的掺杂半导体材料制成
用于发射基于纳米光电器件

[发明专利]光电子半导体芯片及其制造方法-CN200980109048.3有效
发明人：卡尔·恩格尔;卢茨·赫佩尔;帕特里克·罗德;马蒂亚斯·扎巴蒂尔 -专利权人：欧司朗光电半导体有限公司
申请日： 2009-03-13 - 公布日： 2011-02-09 - 主分类号： H01L33/00 文献下载
摘要：提出了一种光电子半导体芯片。该半导体芯片具有半导体层序列(2)，其具有在第一导电类型的层(21)和第二导电类型的层(22)之间的设计用于产生辐射的有源层(23)。第一导电类型的层(21)与半导体层序列(2)的前侧(110)相邻。半导体层序列(2)包含至少一个凹处(3)，所述凹处从半导体层序列(2)的与前侧(110)对置的背侧(120)穿过有源层(23)延伸到第一导电类型的层(21)。第一导电类型的层(21)借助第一电连接层(5)穿过所述凹处(3)来电连接，其中第一电连接层(5)至少局部地覆盖半导体层序列(2)的背侧(120)。半导体芯片在所述凹处(3)的范围中包含过渡层(20)，该过渡层具有第一导电类型的层(21)的材料和第一电连接层(5)的材料构成的材料组合物。此外，提出了一种用于制造这种半导体芯片的方法。
光电子半导体芯片及其制造方法

[发明专利]一种沟槽型碳化硅MOSFET器件-CN202211615689.X在审
发明人：罗志云;潘梦渝;王飞 -专利权人：恒泰柯半导体（上海）有限公司
申请日： 2022-12-15 - 公布日： 2023-03-21 - 主分类号： H01L29/78 文献下载
摘要：器件包括沟槽区底部的重掺杂第二导电类型异质材料区以及沟槽区与第一导电类型半导体漂移区之间的重掺杂第二导电类型半导体屏蔽层和轻掺杂第一导电类型半导体区；重掺杂第二导电类型异质材料区位于沟槽区底部并与重掺杂第二导电类型半导体屏蔽层和轻掺杂第一导电类型半导体区接触；轻掺杂第一导电类型半导体区的侧壁与重掺杂第二导电类型半导体屏蔽层接触。
一种沟槽碳化硅 mosfet 器件

[发明专利]多层堆栈结构的半导体元件-CN201010528638.4无效
发明人：杨昌祥;刘可萱;简智贤 -专利权人：富阳光电股份有限公司
申请日： 2010-10-26 - 公布日： 2012-05-16 - 主分类号： H01L31/042 文献下载
摘要：一种多层堆栈结构的半导体元件，包含：基板；第一导电层，形成在基板上且受激光刻划至第一导电层底面，以形成多个第一划线；第一组半导体材料层，形成在第一导电层上；第二组半导体材料层，形成在第一组半导体材料层上，第一组和第二组半导体材料层同时受激光刻划至第一组半导体材料层底面，以形成多个第二划线，各第二划线由多个第二孔洞组成；第二导电层，形成在第二组半导体材料层上且受激光刻划至第一组半导体材料层底面，以形成多个第三划线
多层堆栈结构半导体元件

[发明专利]半导体封装和制造半导体封装的方法-CN201910873305.6在审
发明人：金沅槿;吴琼硕;陈华日;金东宽;金永锡;金载春;黄承泰 -专利权人：三星电子株式会社
申请日： 2019-09-16 - 公布日： 2020-05-01 - 主分类号： H01L25/18 文献下载
摘要：半导体封装包括：封装基板；第一半导体器件，布置在封装基板上；第一半导体器件上的至少一个第二半导体器件，从俯视图看部分地覆盖第一半导体器件；散热绝缘层，涂覆在第一半导体器件和至少一个第二半导体器件上；导电散热结构，布置在第一半导体器件的未被第二半导体器件覆盖的部分上的散热绝缘层上；以及封装基板上的模制层，覆盖第一半导体器件和至少一个第二半导体器件。散热绝缘层由电绝缘且导热材料形成，并且导电散热结构由导电和导热材料形成。
半导体封装制造方法

[实用新型]半导体器件-CN202023032130.3有效
发明人： M·德赖;R·蒂齐亚尼 -专利权人：意法半导体股份有限公司
申请日： 2020-12-16 - 公布日： 2021-12-17 - 主分类号： H01L23/495 文献下载
摘要：本公开的各实施例涉及半导体器件。一种半导体器件，包括至少一个半导体裸片，被电耦合到一组导电引线，以及封装成型材料，成型在至少一个半导体裸片和导电引线之上。导电引线的至少一部分在封装成型材料的后表面处被暴露，以提供导电焊盘。该导电焊盘包括放大的端部，放大的端部至少部分地在封装成型材料之上延伸并且被配置用于耦合到印刷电路板。根据本公开的实施例，提供了改进的半导体器件。
半导体器件

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条