“列解码器 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果8687162个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN201811526214.7有效
发明人：贾东润 -专利权人：爱思开海力士有限公司
申请日： 2018-12-13 - 公布日： 2023-06-20 - 主分类号： G11C8/12 文献下载
摘要：所述半导体器件可以包括布置在存储体的第一侧的第一列解码器，其中所述第一列解码器由第一列解码器选择信号来使能。所述半导体器件可以包括布置在所述存储体的第二侧的第二列解码器，其中所述第二列解码器由第二列解码器选择信号来使能；并且其中所述存储体布置在所述第一列解码器与所述第二列解码器之间。所述半导体器件还可以包括：列解码器选择电路，其适用于基于行地址来激活所述第一列解码器选择信号和所述第二列解码器选择信号中的任一者。
半导体器件

[发明专利]半导体装置-CN201811020591.3有效
发明人：池晸焕;李相昊;郑湖燉;全焌弦 -专利权人：爱思开海力士有限公司
申请日： 2018-09-03 - 公布日： 2023-02-03 - 主分类号： G11C8/10 文献下载
摘要：半导体装置可以包括单位存储区域、第一列主解码器、第二列主解码器和控制电路。单位存储区域可以包括多个子存储区域。第一列主解码器和第二列主解码器可以被配置为接收和解码列预解码信号，并且被配置为生成用于控制多个子存储区域的相应的第一半和第二半的列访问的相应的列选择信号。控制电路可以被配置为基于第一列主解码器或第二列主解码器到多个子存储区域中要被使能的子存储区域的接近度来将列预解码信号提供给第一列主解码器或第二列主解码器。
半导体装置

[发明专利]用于存储器架构的解码器结构-CN202010084556.9有效
发明人： S·马祖凯利 -专利权人：爱思开海力士有限公司
申请日： 2020-02-10 - 公布日： 2023-08-29 - 主分类号： G11C11/4063 文献下载
摘要：用于存储器架构的解码器结构。一种用于在存储器架构中选择存储器单元的列的解码器结构包括：组织成不同行的解码器单元的阵列。每行包括被配置为接收相同的输入信号的解码器单元的多个子列组。行中的解码器单元的每个子列组联接至后续行的解码器单元的子列组。解码器结构还包括连接到行的解码器单元以形成多个反相器块的多个预充电晶体管。
用于存储器架构解码器结构

[发明专利]具有边缘垫优化的列选择架构-CN202110863521.X在审
发明人：何源;赤松宏 -专利权人：美光科技公司
申请日： 2021-07-29 - 公布日： 2022-05-03 - 主分类号： G11C11/4074 文献下载
摘要：本申请涉及具有边缘垫优化的列选择器架构。提出了一种存储器垫架构，其中列解码器安置在存储器阵列内。所述列解码器的位置减小所述列解码器与目标存储器单元之间的距离，并因此减小列选择信号从所述列解码器行进到所述目标存储器单元的距离。单个预解码器安置在所述存储器阵列的组控制器中。所述列解码器可安置在所述存储器阵列的中间或从靠近与所述组控制器相对的所述存储器阵列的远边缘的中间偏移。所述列解码器的位置实现从所述目标存储器单元获得数据的减少的阵列存取时间。
具有边缘优化选择架构

[发明专利]非易失性存储器及其列解码器-CN201510132987.7有效
发明人：赖子能;黄志豪 -专利权人：力旺电子股份有限公司
申请日： 2015-03-25 - 公布日： 2019-06-21 - 主分类号： G11C16/26 文献下载
摘要：一种非易失性存储器及其列解码器。该列解码器包括存储器阵列、行解码器、列解码器、写入缓冲器以及感测电路。列解码器包括一编程用解码器以及一读取用解码器。编程用解码器连接至存储器阵列的n条位线。读取用解码器连接至存储器阵列的n条位线。在编程周期时，编程用控制信号组动作并使得编程用解码决定选定记忆胞，且选定记忆胞产生的记忆胞电流经由编程用解码器与编程用数据线流向写入缓冲器。另外，在读取周期时，读取用控制信号组动作并使得读取用解码器决定选定记忆胞，且选定记忆胞产生的记忆胞电流经由读取用解码器与读取用数据线流向感测电路。
解码器读取记忆胞列解码器编程存储器阵列非易失性存储器控制信号组写入缓冲器感测电路数据线位线编程周期读取周期行解码器解码

[发明专利]地址解码器及包括其的半导体存储器件-CN201811036726.5有效
发明人：闵进庸 -专利权人：爱思开海力士有限公司
申请日： 2018-09-06 - 公布日： 2023-07-25 - 主分类号： G11C8/10 文献下载
摘要：本申请公开了一种地址解码器及包括其的半导体存储器件，这涉及用于被配置为对列地址进行解码的解码电路的技术。地址解码器包括预解码器和列解码器。预解码器通过对列地址进行解码来将多个预解码信号划分为至少一个列地址组，输出针对每个组的预解码信号，并且输出为来自多个预解码信号之中的第一预解码信号组的反相信号的第二预解码信号组。列解码器通过以由第一预解码信号组和第二预解码信号组来控制金属氧化物半导体(MOS)晶体管的操作的方式对多个预解码信号进行解码来输出列选择信号。
地址解码器包括半导体存储器件

[实用新型]一种新型解码器-CN201821952759.X有效
发明人：石长永 -专利权人：上海歌行电子科技有限公司
申请日： 2018-11-26 - 公布日： 2019-05-28 - 主分类号： G11C8/10 文献下载
摘要：本实用新型涉及一种新型解码器，包括控制器、预解码器、块阵列、以及耦合到所述块阵列的行解码器和列解码器，所述行解码器具有字线驱动器，所述字线驱动器与所述块阵列中的块一一对应，所述控制器耦合到所述预解码器和所述列解码器，所述预解码器耦合到所述行解码器，所述控制器通过所述预解码器和所述列解码器控制所述块阵列中的位置选择。本实用新型的有益效果在于：可以减少所用晶体管的数量，从而减小存储器产品尺寸，拓展应用范围。
预解码器列解码器行解码器解码器本实用新型字线驱动器控制器耦合到存储器产品控制器耦合拓展应用位置选择晶体管减小

[发明专利]存储器及存储器的操作方法-CN202211124337.4在审
发明人：冀康灵 -专利权人：长鑫存储技术有限公司
申请日： 2022-09-15 - 公布日： 2022-12-02 - 主分类号： G11C16/26 文献下载
摘要：本公开实施例公开了一种存储器及其操作方法。存储器包括：存储单元阵列；第一列解码器，耦接所述存储单元阵列，被配置为对所述存储单元阵列执行写操作；第二列解码器，耦接所述存储单元阵列，被配置为对所述存储单元阵列执行读操作；读出放大器，与所述第二列解码器位于所述存储单元阵列相对的两侧，耦接所述存储单元阵列，被配置为接收所述存储单元阵列基于所述读操作输出的读出数据信息；其中，所述读出放大器、所述第一列解码器、所述存储单元阵列以及所述第二列解码器在第一方向上排布，且所述第一列解码器与所述第二列解码器位于所述存储单元阵列相对的两侧
存储器操作方法

[实用新型]非易失性存储器设备和电压生成器电路-CN202021183449.3有效
发明人： D·曼弗雷;L·卡佩奇;M·卡里希米;M·帕索蒂 -专利权人：意法半导体股份有限公司
申请日： 2020-06-23 - 公布日： 2021-06-15 - 主分类号： G11C13/00 文献下载
摘要：本申请的各实施例涉及非易失性存储器设备和电压生成器电路。非易失性存储器设备包括存储器阵列、读取电路、列解码器级以及读取供电电压生成器。列解码器级包括可选择位线和选择开关。读取供电电压生成器包括电压调节电路和伪列解码器，该伪列解码器耦合到电压调节电路的输出，并且该伪列解码器具有与被选择的读取路径相关联的电气特性。电压调节电路被配置为：接收与被选择的位线上的期望电压值相关联的第一电气量，以及与用于被选择的位线的期望电流值相关联的第二电气量，并且生成用于列解码器级的经调节的读取供电电压。
非易失性存储器设备电压生成器电路

[发明专利]易失性存储器装置及其操作方法以及存储装置-CN202110747412.1在审
发明人：尹铉柱;姜敏;高东郁;金东槿;吴映树;全焌弦 -专利权人：爱思开海力士有限公司
申请日： 2021-07-02 - 公布日： 2022-05-20 - 主分类号： G11C11/408 文献下载
摘要：本发明提供了一种易失性存储器装置以及操作方法。该易失性存储器装置包括：多个存储器单元，按行和列布置并且结构设计成存储数据；字线；位线；行解码器；列解码器；以及控制逻辑，联接成与行解码器和列解码器通信，并且被配置成在激活时段中，向行解码器提供第一命令并且向列解码器提供第二命令，其中行解码器进一步被配置成：从提供第一命令时起，将高于接地电压的第一字线电压施加到选择的字线；并且在行解码器被激活的持续时间内，将低于第一字线电压的第二字线电压施加到选择的字线或不对选择的字线施加电压
易失性存储器装置及其操作方法以及存储

[发明专利]具有在低电压下操作的读取电路的非易失性存储器-CN202010582807.6在审
发明人： D·曼弗雷;L·卡佩奇;M·卡里希米;M·帕索蒂 -专利权人：意法半导体股份有限公司
申请日： 2020-06-23 - 公布日： 2020-12-29 - 主分类号： G11C13/00 文献下载
摘要：本申请的各实施例涉及具有在低电压下操作的读取电路的非易失性存储器。非易失性存储器设备包括存储器阵列、读取电路、列解码器级以及读取供电电压生成器。列解码器级包括可选择位线和选择开关。读取供电电压生成器包括电压调节电路和伪列解码器，该伪列解码器耦合到电压调节电路的输出，并且该伪列解码器具有与被选择的读取路径相关联的电气特性。电压调节电路被配置为：接收与被选择的位线上的期望电压值相关联的第一电气量，以及与用于被选择的位线的期望电流值相关联的第二电气量，并且生成用于列解码器级的经调节的读取供电电压。
具有压下操作读取电路非易失性存储器

[发明专利]半导体存储器件-CN201410708259.1有效
发明人：金珉秀 -专利权人：爱思开海力士有限公司
申请日： 2014-11-28 - 公布日： 2020-07-28 - 主分类号： G11C16/06 文献下载
摘要：一种半导体存储器件包括分别对应于第一存储体和第二存储体的第一页缓冲器块和第二页缓冲器块；输入/输出控制电路，其适于传送输入数据至数据线；第一列解码器和第二列解码器，其适于基于通过由第一列解码器和第二列解码器共享的地址线传送的列地址，将通过数据线传送的输入数据分别锁存至第一页缓冲器块和第二页缓冲器块；以及控制信号发生电路，其适于产生控制第一列解码器和第二列解码器的多个页缓冲器选择信号以选择性地对第一页缓冲器块和第二页缓冲器块执行数据锁存操作
半导体存储器件

[发明专利]具有彼此电连接的虚设线的半导体装置-CN202111003653.1在审
发明人：姜秉仁;朴洛圭;李翰揆 -专利权人：爱思开海力士有限公司
申请日： 2021-08-30 - 公布日： 2022-08-16 - 主分类号： G11C5/06 文献下载
摘要：一种半导体装置可以包括：存储体；X解码器，该X解码器在行方向上与存储体相邻；Y解码器，该Y解码器在列方向上与存储体相邻；X线，该X线在行方向上从X解码器延伸跨过存储体；Y线，该Y线在列方向上从Y解码器延伸跨过存储体
具有彼此连接虚设半导体装置

[发明专利]存储器装置及其修复方法-CN202010946856.3在审
发明人：柳睿信;吴伦娜;金玄基 -专利权人：三星电子株式会社
申请日： 2020-09-10 - 公布日： 2021-04-30 - 主分类号： G11C29/00 文献下载
摘要：提供了存储器装置及其修复方法。存储器装置包括行解码器、列解码器和修复控制电路，修复控制电路被配置为：(i)将行地址与存储的故障行地址进行比较，(ii)将列地址与存储的故障列地址进行比较，(iii)当行地址对应于故障行地址时控制行解码器激活多条冗余字线中的至少一条，以及(iv)当列地址对应于故障列地址时控制列解码器激活多条冗余位线中的至少一条。
存储器装置及其修复方法

[发明专利]数字模拟转换解码电路及其设备-CN202310564225.9在审
发明人：请求不公布姓名 -专利权人：灵动微电子（苏州）有限公司
申请日： 2023-05-18 - 公布日： 2023-08-11 - 主分类号： H03M1/66 文献下载
摘要：本申请涉及数模转换器领域，公开了一种数字模拟转换解码电路及其设备，可以减少解码器占用面积并减少串联开关带来的电阻和每个开关节点对地寄生电容效应。该数字模拟转换解码电路包括行解码器、列解码器、M*K个电阻、M*K个解码开关以及K个选通开关。电阻在参考电压输入端到地之间串联，在芯片版图上形成M行K列电阻矩阵，每两个电阻间外接一个解码开关，以及最后一个电阻与地之间外接一个解码开关，以形成与M行K列电阻矩阵对应的M行K列解码开关矩阵，每一列的解码开关并联连接到一个选通开关行解码器控制开关矩阵的第M行开关同时闭合或断开。列解码器控制选通开关的闭合或断开。
数字模拟转换解码电路及其设备

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top