|
钻瓜专利网为您找到相关结果 10个,建议您 升级VIP下载更多相关专利
- [发明专利]DMA控制电路-CN202310498076.0在审
-
请求不公布姓名
-
灵动微电子(苏州)有限公司
-
2023-05-05
-
2023-10-20
-
G06F13/28
- 本申请涉及计算机工程与电子工程技术领域,公开了一种DMA控制电路,包括:DMA控制器;请求扩展模块,被配置为将来自外部设备的单个DMA请求扩展为依次进行的M组DMA请求,每一组DMA请求包括N个DMA请求,每一组DMA请求分别触发DMA控制器中的N个DMA通道进行数据传输,N和M均为大于1的整数;Ack汇总模块,被配置为接收来自所述DMA通道的确认信号,在一组DMA请求触发的N个DMA通道的确认信号全部获得后,触发下一组DMA请求,当所述M组DMA请求中最后一组所触发的N个DMA通道的确认信号全部获得后,向所述外部设备发送确认信号以清除所述单个DMA请求。本申请既能够显著提升软件配置的灵活度,也能使软件代码变得更为简洁,还能够满足复杂的数据搬运需求。
- dma控制电路
- [发明专利]可变增益放大器共模信号抑制电路-CN202310894238.2在审
-
请求不公布姓名
-
灵动微电子(苏州)有限公司
-
2023-07-20
-
2023-10-10
-
H03F3/45
- 本申请公开一种可变增益放大器共模信号抑制电路,包括:第一至第三运算放大器、第一和第二正相反馈电阻、第一和第二负相反馈电阻、分压电阻网络、第四和第五电阻,分压电阻网络串联连接于第一运算放大器和第二运算放大器的正相输入端之间并对第一运算放大器的正相输入端和第二运算放大器的正相输入端的输入信号进行分压后输入到第三运算放大器的正相输入端,第三运算放大器的输出端连接于第一正相反馈电阻和第一负相反馈电阻之间的节点;第四电阻的一端连接第三运算放大器的输出端,第四电阻的另一端连接第五电阻的一端,第三运算放大器的负相输入端连接于第四电阻和第五电阻之间的节点,第五电阻的另一端接地。本申请可以抑制输入共模信号。
- 可变增益放大器信号抑制电路
- [发明专利]一种总线加速方法和装置-CN202310646387.7在审
-
请求不公布姓名
-
灵动微电子(苏州)有限公司
-
2023-06-02
-
2023-08-29
-
G06F3/06
- 本发明属于存储器技术领域,提供一种总线加速方法和装置,其方法包括:通过预取控制器接收来自寄存器的控制信号,控制预取功能的打开或关闭;通过AHB从机接口接收CPU经由总线矩阵发起的读请求,并根据地址判断当前读请求是否命中;若当前读请求的地址未被命中,则利用AHB主机接口读取NorFlash中对应的数据至双端口SRAM并发回给CPU;若当前读请求的地址被命中,则将双端口SRAM中对应的预取数据直接返回给CPU。本发明在CPU内搭载L1Cache的基础上,设计总线加速模块,将地址存在回环的WRAP指令即回环传输转换为地址连续的单次传输,实现对外部NorFlash访问时的性能提升。
- 一种总线加速方法装置
- [发明专利]一种上电复位电路及集成电路-CN202310619021.0在审
-
请求不公布姓名
-
灵动微电子(苏州)有限公司
-
2023-05-30
-
2023-08-22
-
H03K17/22
- 本发明公开了一种上电复位电路及集成电路,其中上电复位电路包括:检压模块用于在上电或下电过程中,检测电源电压的变化;所述检压模块包括设立在电源电压与地之间的串联的第一可变电阻单元、分压单元,所述分压单元包括并联的第一分压支路和第二分压支路;所述第一分压支路用于输出第一分压;所述第二分压支路用于输出第二分压;复位信号产生模块用于比较第一分压和第二分压,并根据比较的结果产生复位信号;迟滞电压调节模块,用于根据复位信号,调整第一可变电阻单元的阻值,使得下电阈值电压低于上电阈值电压,从而形成迟滞电压。通过本发明调整了迟滞电压调节模块的开关位置,来改善上电阈值电压及迟滞电压在PVT下的偏差。
- 一种复位电路集成电路
- [发明专利]数字模拟转换解码电路及其设备-CN202310564225.9在审
-
请求不公布姓名
-
灵动微电子(苏州)有限公司
-
2023-05-18
-
2023-08-11
-
H03M1/66
- 本申请涉及数模转换器领域,公开了一种数字模拟转换解码电路及其设备,可以减少解码器占用面积并减少串联开关带来的电阻和每个开关节点对地寄生电容效应。该数字模拟转换解码电路包括行解码器、列解码器、M*K个电阻、M*K个解码开关以及K个选通开关。电阻在参考电压输入端到地之间串联,在芯片版图上形成M行K列电阻矩阵,每两个电阻间外接一个解码开关,以及最后一个电阻与地之间外接一个解码开关,以形成与M行K列电阻矩阵对应的M行K列解码开关矩阵,每一列的解码开关并联连接到一个选通开关,K个选通开关并联到电压输出端。行解码器控制开关矩阵的第M行开关同时闭合或断开。列解码器控制选通开关的闭合或断开。
- 数字模拟转换解码电路及其设备
- [发明专利]应用于锁频环振荡器的频率修调电路-CN202310497166.8在审
-
请求不公布姓名
-
灵动微电子(苏州)有限公司
-
2023-05-05
-
2023-08-04
-
H03L7/099
- 本申请公开一种应用于锁频环振荡器的频率修调电路及修调方法。锁频环振荡器包括电流控制振荡器、运算放大器、频率到电压转换器和PMOS晶体管,频率修调电路输出参考电压到运算放大器,频率修调电路包括:第一修调单元,包括第一电阻串、若干个第一开关晶体管以及第一译码器,每个第一电阻靠近负相输入端的一端连接相应第一开关晶体管的漏极,每个第一开关晶体管的源极耦合到地端;第二修调单元,包括第二电阻串、若干个第二开关晶体管以及第二译码器,每个第二电阻靠近负相输入端的一端连接相应第二开关晶体管的漏极,每个第二开关晶体管的源极耦合到负相输入端。本申请中频率修调线性、频率修调精度均匀、参考电压受频率修调变化小。
- 应用于锁频环振荡器频率电路
|