[发明专利]一种基于单位桥接电容的三段式电容阵列结构及方法在审
| 申请号： | 202310673322.1 | 申请日： | 2023-06-08 |
| 公开（公告）号： | CN116599535A | 公开（公告）日： | 2023-08-15 |
| 发明（设计）人： | 汤华莲;连浩如;张丽;宋建军 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H03M1/46 | 分类号： | H03M1/46 |
| 代理公司： | 西安智大知识产权代理事务所 61215 | 代理人： | 王晶 |
| 地址： | 710071 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于单位桥接电容的三段式电容阵列结构及方法，包括高段电容阵列、中段电容阵列以及低段电容阵列，其中高段电容阵列为M位、中段为K位且低段为L位，用于实现N位精度的模数转换；高段电容阵列与中段电容阵列之间的桥接电容CB1、中段电容阵列与低段电容阵列之间的桥接电容CB2均为单位电容C；在高段电容阵列中增加权重为0.5C电容用于补偿由单位电容作为桥接电容所引起的增益误差；在中段电容阵列相应位置增加3个2C和2个1C冗余位电容；在低段电容阵列中增加一位0.5C的电容其作用为补偿非二进制权重码值转换为二进制码值后的误差。本发明能够大幅减少电容阵列面积，并且易于实现电容匹配。 | ||
| 搜索关键词： | 一种 基于 单位 电容 三段式 阵列 结构 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310673322.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种采用双比较器的高速SAR ADC-202310758217.8
- 张中;刘文琦;王哲宇;李靖;宁宁;于奇 - 电子科技大学
- 2023-06-26 - 2023-10-27 - H03M1/46
- 本发明属于模数混合集成电路技术领域，具体为一种采用双比较器的高速SAR ADC。本发明在SAR ADC的转换过程中，通过两个比较器交替工作对电容阵列上极板电压进行比较；在完成比较之后，开关控制逻辑直接根据比较结果进行开关切换，使得SAR Logic中对比较器比较结果的锁存操作与电容下极板开关切换操作并行进行。本发明可以保证SAR ADC在量化每一位时，有且仅有一个开关控制模块接受比较器的比较结果，保证开关切换的正确性；并且SAR Logic中的移位存储操作与开关切换操作并行进行，从而使得SAR ADC的环路延时仅为比较器的比较时间t
- 一种基于分裂式电容阵列的高速SAR ADC-202311006140.5
- 李靖;刘文琦;张树航;宁宁;于奇 - 电子科技大学
- 2023-08-10 - 2023-10-27 - H03M1/46
- 本发明属于模数混合集成电路技术领域，具体涉及一种基于分裂式电容阵列的高速SAR ADC。本发明基于分裂式电容阵列，在SAR ADC的转换过程中，不需要对比较器的比较结果进行锁存，比较结果直接控制开关控制逻辑，从而对电容下极板电压进行切换，使得SAR ADC的环路延时只为比较器的比较时间t
- 逐次逼近式模拟数字转换器及其周期可调多相时钟生成电路及生成方法-202211736542.6
- 刘弘;职春星;陈啟炜 - 佛山市南海赛威科技技术有限公司
- 2022-12-31 - 2023-10-24 - H03M1/46
- 本发明揭示了一种逐次逼近式模拟数字转换器及其周期可调多相时钟生成电路及生成方法，所述周期可调多相时钟生成电路包括：控制逻辑电路、充放电电路、比较器、第一与非门、第一非门、第二与非门、第二非门及电流源模块；所述电流源模块连接第二与非门的电源接地端，所述电流源模块的输入端分别连接比较器的第一输出端输出的第一信号、比较器的第二输出端输出的第二信号及所述第二非门输出端输出的时钟信号，能根据接收的信号控制提供至第二与非门的充电电流，从而控制第二与非门的输出跳变时间，进而控制时钟信号的周期。本发明提出的周期可调多相时钟生成电路及生成方法，可根据需要调节时钟的Ts部分时长。
- 一种模拟数字转换器和提高模拟数字转换器的带宽方法-202210333217.9
- 扶仲毅;李定 - 华为技术有限公司
- 2022-03-31 - 2023-10-24 - H03M1/46
- 本申请提供了一种模拟数字转换器、提高模拟数字转换器的带宽方法和电子设备，涉及信号处理技术领域。其中，在SAR ADC中新增动态放大器和时数转换器。动态放大器的第一输入端与电容阵列耦合，动态放大器的第二输入端与比较器耦合，动态放大器的输出端与时数转换器耦合。当比较器进入亚稳态后，动态放大器接收到比较器发送的控制信号，将输入的模拟电信号转换成带有时间的时序信号，然后通过时数转换器将时序信号转换成数字信号，实现在相同时间下，得到更高的分辨率，也即提高SAR ADC的转换速度，从而实现提高SAR ADC的单通道带宽。
- 一种逐次差值比较模数转换电路及转换方法-202311198456.9
- 李艾伟;杨颖 - 成都芯盟微科技有限公司
- 2023-09-18 - 2023-10-24 - H03M1/46
- 本发明提供了一种逐次差值比较模数转换电路及转换方法，包括N选1模拟开关、2选1模拟开关、比较器、减法器、D触发器、时钟源、第一采样保持电路、第二采样保持电路、与门电路、或门电路、移位寄存器以及电阻阵列；采用电阻阵列及N选1模拟开关实现不同参考信号的接入，由2选1模拟开关、与门电路、或门电路、比较器、减法器、D触发器配合完成数据转换，由时钟源进行统一时钟控制。本发明能够提升转换器的转换精度以及转换速度，因采用电阻网络，相较于电容阵列免去了充放电时间，提升了转换速度，相较于电阻累加型转换器，摒除了累加误差提升了精度，且精简了电路结构，可靠性以及成本更具有优势。
- 一种基于CT-DSM和PLL的数字化模数转换器-202310826811.6
- 沈易;孙昊斐;沈愉轲;丁瑞雪;刘术彬;朱樟明 - 西安电子科技大学重庆集成电路创新研究院
- 2023-07-06 - 2023-10-20 - H03M1/46
- 本发明公开了一种基于CT‑DSM和PLL的数字化模数转换器，包括：前级积分器、第二级积分器、量化器、DWA校准模块和电容性数模转换器CDAC。本发明将传统的运算放大器和比较器等功耗大的有源模块替换为纯电流控制振荡器CCO设计，从而减少了功耗和面积，并提高了数字化水平。前级积分器采用CCO的相位为频率积分特性，通过电荷泵输出电流表示信号的积分信息，量化器采用两级DFF连接XOR逻辑对CCO量化解码从而输出数字信号，由于基于CT‑DSM和PLL的数字化模数转换器采用闭环系统，也解决了传统的基于压控振荡器VCO量化器本身具有的非线性问题。
- 用于斜坡模数转换的采样保持读出系统和方法-202310323583.0
- 中央 - 豪威科技股份有限公司
- 2023-03-29 - 2023-10-17 - H03M1/46
- 提出了一种用于斜坡模数转换的采样保持读出系统和方法，其中使用采样保持电路读出光学阵列，使得每个样本用于对采样保持电容器充电，并且在保持阶段期间使用驱动斜坡模数转换器的放大器读出。采样保持电路转换至跟踪阶段，其中光学阵列输入驱动放大器，该放大器驱动采样保持电容器，然后转换至采样阶段，在采样阶段，采样保持电容器直接连接至光学阵列输出。
- 高动态范围模数转换器-201910853324.2
- 安德鲁·约瑟夫·托马斯 - 亚德诺半导体国际无限责任公司
- 2019-09-10 - 2023-10-17 - H03M1/46
- 通过包括单独的S/H电容器，将S/H电容器分段为多个电容器，以及确定用于样本的段的数量来为高动态范围提供自动增益范围的技术。以这种方式，可以改变S/H电容器的尺寸(通过调节电容器的数量)，这可以改变产生电荷量的输入电压的量。使用这些技术，模拟输入信号样本的满量程输入范围可以基于样本的大小自动调整，这可以为该特定样品提供更好的分辨率和/或更好的噪声性能，否则是可能的。
- 一种电容型SAR ADC-201910239836.X
- 唐华;刘飞 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-03-27 - 2023-09-26 - H03M1/46
- 本发明涉及一种电容型SAR ADC。包括比较器，所述比较器的正端和负端各连接采样电容网络和共模调整电容网络，其中，在采样阶段，所述采样电容网络和所述共模调整电容网络的上极板接第一电源电压，所述共模调整电容网络的下极板接第一电源电压，连接在所述比较器的正端和负端的采样电容网络的下极板分别接VIP和VIN，在转换阶段，所述采样电容网络的下极板接第一电源电压或第二电源电压，所述共模调整电容网络的下极板接第二电源电压。该电容型SAR ADC能够完成对输出共模电压的调整，调整后的共模电压小于第一电源电压，从而能够避免出现漏电流而导致信号的泄露。
- 具有减少的数据路径延时的逐次逼近寄存器模/数转换器-202310215884.1
- 乌拉斯·辛格;纳米克·柯贾曼;穆罕默德明·托拉比;梅萨姆·霍纳瓦·纳扎里安;穆罕默德·巴图汉·达亚尼克;德龙·崔;曹军 - 安华高科技股份有限公司
- 2023-03-07 - 2023-09-22 - H03M1/46
- 系统及方法与一种具有减少的数据路径延时的逐次逼近寄存器模/数转换器SAR ADC相关。所述SAR ADC包含：采样及数/模转换DAC电路，其经配置以采样输入电压；比较器电路，其耦合到所述采样及DAC电路并具有输出；第一组存储电路；以及比较器驱动器。所述比较器驱动器安置在所述输出与所述第一组存储电路之间(例如，比率锁存)。所述第一组存储电路耦合到所述比较器电路以及所述采样及DAC电路。所述比较器驱动器可包含第一驱动器及第二驱动器。所述第一驱动器耦合到所述第一组存储电路的第一存储电路的第一输入，且所述第二驱动器耦合到所述第一组存储电路内的第二组存储电路的第一输入。
- 一种用于环路展开型SAR ADC的比较器复用结构-202310724002.4
- 赵汝法;戴佳洪;王冠宇;刘挺;李文涛;彭治云;蒲虹锐 - 重庆邮电大学
- 2023-06-16 - 2023-09-22 - H03M1/46
- 本发明请求保护一种用于环路展开型SAR ADC的比较器复用结构，属于模拟集成电路设计技术领域。与传统的SAR架构只使用一个比较器来进行N位转换不同，环路展开架构使用N个比较器进行N位转换。这里提出了一种基于环路展开型的新结构，每一级比较器产生的比较结果触发下一级量化，最后一级比较器量化完成后，比较结果又触发第一级比较器再进行量化，同一级比较器量化两次，直到复位信号到来。每一位比较结果存储在对应的寄存器中并直接反馈到该位DAC电容阵列。通过将比较器进行复用，减少了一半比较器的数量，进一步减少了多个比较器所带来的不同失调电压造成的非线性影响，并缩减了电路面积和功耗，减少电路的非线性度。
- 基于查找表的模数转换器-202280010337.3
- V·A·彭塔科塔;N·拉贾戈帕尔;C·C·谢蒂;普拉桑斯·K;N·什里瓦斯塔瓦;易莎恩·米格拉尼;约刚内森·文卡塔拉曼 - 德州仪器公司
- 2022-01-26 - 2023-09-22 - H03M1/46
- 一种模数转换器系统(10)包括：数模转换器(32)，该数模转换器用于基于数字输入代码生成校准电压；以及模数转换器(18)，该模数转换器连接至数模转换器(32)，用于接收来自该数模转换器(32)的校准电压，接收采样电压，基于这些校准电压生成数字输出代码，并且基于这些采样电压生成数字输出代码。该模数转换器系统(10)可以具有查找表(20)，该查找表连接至该模数转换器(18)，用于将第一数字输出代码与该数字输入代码相关联地存储。还描述了一种校准模数转换器系统(10)的方法。
- 逐次逼近寄存器（SAR）模数转换器（ADC）动态范围扩展-202010146854.6
- 阿里·法里德;艾哈迈德·埃米拉;穆罕默德·阿布迪纳;哈桑·奥萨马·埃尔温 - 深圳市汇顶科技股份有限公司
- 2018-10-31 - 2023-09-22 - H03M1/46
- 一种逐次逼近寄存器(SAR)模数转换器(ADC)动态范围扩展，该SARADC包括接收模拟输入电压和来自SAR逻辑电路的数字输入字以及基于模拟输入电压和数字字生成第一电压的DAC。ADC还包括比较器，其接收第一电压和参考电压，以及基于第一电压和参考电压生成第二电压。第二电压具有与第一电压和参考电压之间的差的表示对应的值。ADC还包括SAR逻辑电路，其接收来自比较器的第二电压。SAR逻辑电路基于从比较器接收的第二电压生成数字输出字。最小输入电压和最大输入电压之间的差基本等于参考电压和最小输入电压之间的差的两倍。
- 一种多通道SAR ADC的电容阵列-202310564118.6
- 李渠;谭磊;韩雁;陈昌彦;程志渊 - 浙江大学;圣邦微电子（北京）股份有限公司
- 2023-05-18 - 2023-09-19 - H03M1/46
- 本发明公开了一种多通道SAR ADC的电容阵列，包括K个最高位电容、N‑1个低位电容、采样保持电路、控制开关和比较器，各个通道均使用等同于DAC电容阵列最高位的权电容为跟踪保持电容，在实现各通道同步采样的同时减少了电容的总容值，从而减小了版图面积。工作时，先进入同步采样阶段和保持阶段，再把其中一个通道的跟踪保持电容与比较器相连接，经过开关控制进行电荷的重分配，完成一个通道上输入信号的模数转换；对于多个通道，把相应通道上的跟踪保持电容接入比较器并经历上述转换过程后，即可得到此通道的模数转换结果。本发明适用于多通道同步采样的SAR ADC设计，可以较大程度上减小电容面积。
- 数据寄存器单元、逐次逼近模数转换器和电子装置-202210240853.7
- 周金玲 - 上海思立微电子科技有限公司
- 2022-03-10 - 2023-09-19 - H03M1/46
- 公开了一种数据寄存器单元、逐次逼近模数转换器和电子装置。所述数据寄存器单元包括：第一高速触发器；第二高速触发器；以及第三逻辑门，其中，所述第一高速触发器和所述第二高速触发器包括相同的高速触发器电路，标签所述高速触发器电路仅包括：第一PMOS晶体管、第一NMOS晶体管、反向器和逻辑门。本发明的数据寄存器单元由结构极为简单且适用于快速操作的高速触发器电路组成，在进一步的实施例中，本发明的高速触发器电路可以结合位脉冲实现基于比较结果的电容开关信号的正确获取。由此在大幅降低执行EMCS逻辑所需晶体管的同时，提升了SARADC的操作速度。
- 一种参考电压电路、模数转换器和控制方法-202310713204.9
- 请求不公布姓名 - 上海旻森电子科技有限公司
- 2023-06-15 - 2023-09-15 - H03M1/46
- 本申请实施例提供一种参考电压电路、模数转换器和控制方法，涉及参考电压电路技术领域。先控制切换开关模块使去耦电容模块与参考电压输出端导通，再控制切换开关模块使源极跟随模块与参考电压输出端导通。由于去耦电容模块能够在功耗小的条件下保持电压的主要部分，源极跟随模块能够在短时间内快速调整至设定值，而通过切换开关模块将两者依次取用，不必使用大电容的去耦电容模块即节省了芯片面积，也不必使用源极跟随模块将电压从0调整至设定值即节省了功耗，保障了参考信号质量。
- 一种用于SAR型ADC的辅助解码DAC结构-202310746093.1
- 戴佳洪;赵汝法;李文涛;童涛;夏旭;吴亮波;王冠宇;刘挺;袁军 - 重庆邮电大学
- 2023-06-21 - 2023-09-12 - H03M1/46
- 本发明请求保护一种用于SAR型ADC的辅助解码DAC结构，包括采样电路模块、第一级DAC电容阵列、第二级DAC电容阵列、比较器阵列模块、就绪时钟信号模块、数字逻辑控制模块、异步时钟模块以及寄存器模块。第一级DAC电容阵列通过环路展开结构先对输入模拟信号解码，具有复用结构的比较器产生比较结果寄存在寄存器中，并作用在第二级DAC电容阵列上。第二级DAC电容阵列采用桥接电容结构，其MSB段电容经第一级DAC电容阵列量化，进行电容开关切换。独立比较器开始LSB段的量化，两个DAC电容阵列生成的输出码存储在寄存器中，最终并行输出结果，完成整体转换。与传统的Pipeline‑SAR架构相比，降低了运放的设计难度，具有逻辑简单的特点。与传统环路展开SAR结构相比，具有精度高和功耗低的特点。
- 模拟数字转换器、模拟数字转换方法以及电子设备-202310227749.9
- 朴庆泰;朴建禹;郑材显;权五照;柳承卓;郑金东 - 三星显示有限公司;韩国科学技术院
- 2023-03-10 - 2023-09-12 - H03M1/46
- 本发明提供一种模拟数字转换器、模拟数字转换方法以及电子设备。可以是，模拟数字转换器包括：采样保持电路，采样模拟信号而输出第一电压；数字模拟转换电路，将数字信号转换而输出第二电压；放大器，放大第一电压以及第二电压；噪声整形(noise shaping)滤波器，将与放大的第一电压和放大的第二电压之差相应的残余电压积分而生成第一积分电压以及第二积分电压；比较器，比较放大的第一电压、第一积分电压以及第二积分电压之和与放大的第二电压；以及SAR(successive approximation register，逐次逼近寄存器)逻辑，根据比较器的比较结果输出数字信号，并控制数字模拟转换电路。
- 一种流水线型模数转换器及其时序控制方法-202310984487.0
- 曹涛;余岱原;庄文贤;邱伟茗 - 深圳市南方硅谷半导体股份有限公司
- 2023-08-07 - 2023-09-08 - H03M1/46
- 本发明公开了一种流水线型模数转换器，涉及集成电路技术领域，解决了现有流水线型SAR ADC采样率低的技术问题。该转换器包括N个SAR ADC和（N‑1）个无源余差放大器；每个SAR ADC之间通过无源余差放大器连接；无源余差放大器包括开关电容阵列和单位增益缓冲器；开关电容阵列输入端连接一个SAR ADC中比较器的输入端，输出端连接单位增益缓冲器的输入端；单位增益缓冲器的输出端连接另一个所述SAR ADC的信号输入端；首个SAR ADC采样结束后立即进入转换阶段，在转换起始时刻与首个无源余差放大器连接，在转换结束时刻断开连接，并立即进入下一轮采样阶段。本发明通过存储余差电压使得首个SAR ADC转换结束后可立即采样，从而提高采样率。
- 具有可切换参考电压的逐次逼近寄存器(SAR)模数转换器(ADC)-201880002763.6
- 阿里·法里德;艾哈迈德·埃米拉;穆罕默德·阿布迪纳;哈桑·奥萨马·埃尔温 - 深圳市汇顶科技股份有限公司
- 2018-10-31 - 2023-09-08 - H03M1/46
- 公开了一种ADC。该ADC包括SAR逻辑电路、DAC、比较器和电压发生器。该电压发生器包括连接到比较器的第一开关，该第一开关被配置为选择性地将比较器的第二输入端连接到参考电压；电容器，连接到比较器的第二输入端；以及第二开关，连接到电容器并选择性地连接到接地电压或参考电压。第二开关被配置为选择性地将电容器连接到接地电压或参考电压，SAR逻辑电路还被配置为接收比较器输出电压，并基于从比较器接收的一个或多个比较器输出电压生成DAC的数字输入字。
- 一种高精度低功耗的CDAC电路-202310763420.4
- 冯昱淋;唐鹤;王晗峰 - 电子科技大学
- 2023-06-26 - 2023-09-05 - H03M1/46
- 本发明属于模数转换器技术领域，尤其涉及一种高精度低功耗的CDAC电路。本发明主要包括分段电容模块、采样开关模块以及共模电压发生器模块。本发明为一种基于电荷重分配的电容性DAC，利用电容存储电荷的特性，在采样结束时将电容上极版悬空，即可完成对输入信号的采样保持，无需额外的采样保持电路；本发明采用三段式电容阵列，在保持电容线性的同时，大大减小了电容的面积，从而实现高精度；本发明中CDAC采用分裂电容技术，开关切换模式为无置位单调型电容切换模式，相比于传统置位型开关切换模式节省大部分功耗，实现低功耗；本发明中CDAC采用无共模电压结构，省去了外部共模电压以及相关共模驱动的功耗，降低了功耗。
- 一种动态元件匹配装置及方法-202310251116.1
- 段吉海;杨松;李冀;韦保林;徐卫林;韦雪明;岳宏卫 - 桂林电子科技大学
- 2023-03-16 - 2023-08-29 - H03M1/46
- 本发明提供的一种动态元件匹配装置及方法，将NS SAR ADC当前周期的输出信号与当前周期的移位指针相加，进行触发延迟后对译码后的NS SAR ADC下一周的输出信号进行移位，再对DAC电容阵列进行逻辑选择，使得在每个周期，移位指针均蕴含有NS SAR ADC上一周期的输出信号的信息，利用该移位指针对本周期的数字译码信号进行移位，进而选择取本周期DAC电容阵列中各个权重位的电容，经多个周期的修改变动后，DAC电容阵列的失配误差被有效地整形，大大提高电容动态匹配的性能；在对DAC电容阵列进行逻辑选择方面，结构简单的输出译码单元代替结构复杂的二进制转温度计码器实现权重位轮换，无需为每个电容设置1个缓冲模块，避免硬件结构复杂度呈指数增长的，大大降低硬件成本。
- 逐次逼近寄存器模数转换器-202180088012.2
- 克里希纳斯瓦米·纳加拉杰;朴俊胜 - 德州仪器公司
- 2021-12-30 - 2023-08-29 - H03M1/46
- 一种逐次逼近模数(100)具有：输入端(102)，该输入端用于接收输入模拟电压；以及放大器(202)，该放大器在采样阶段中具有第一组电气属性，并且在转换阶段中具有第二组电气属性，该第二组电气属性不同于该第一组电气属性。
- 一种单周期多位量化逐次逼近型模数转换器-202110779975.9
- 朱樟明;毛恒辉;李登全;刘马良;刘术彬;丁瑞雪 - 西安电子科技大学
- 2021-07-09 - 2023-08-29 - H03M1/46
- 本发明公开了一种单周期多位量化逐次逼近型模数转换器，包括：第一差分采样保持开关、第二差分采样保持开关、参考电容DAC、信号电容DAC、电压比较器组和逐次逼近逻辑控制电路；电压比较器组包括五个电压比较器，用于在一个周期内进行2.6‑bit/cycle量化并产生五个温度计码。本发明的单周期多位量化逐次逼近型模数转换器可以在一个量化周期内进行多位数字编码的产生，大幅提高模数转换速度，而且采用差分结构的非二进制电容阵列，在量化过程中插入冗余，提高了模数转换的精度。
- 具有多反馈的模数转换器和包括该模数转换器的通信装置-201811432333.6
- 李相宪;崔炳䝬 - 三星电子株式会社
- 2018-11-28 - 2023-08-29 - H03M1/46
- 一种具有多反馈的模数转换器和包括该模数转换器的通信装置。模数转换器具有多反馈，并包括：电容数模转换器，包括由数字码驱动的多个开关和分别连接到多个开关的多个电容器，其中，电容数模转换器被配置为基于模拟输入电压和与数字码对应的电压生成残余电压；第一反馈电容器和第二反馈电容器，均存储残余电压；积分器，被配置为通过对残余电压进行积分来生成积分信号；第一比较器和第二比较器，分别被配置为从积分信号生成第一比较信号和第二比较信号；数字逻辑电路，被配置为接收第一比较信号和第二比较信号，并从第一比较信号和第二比较信号生成数字输出信号，其中，第一比较信号和第二比较信号被分别反馈给第一反馈电容器和第二反馈电容器。
- 一种减少电容和开关数量的逐次逼近型模数转换器-202111428497.3
- 李效龙;杨双竹;曾睿;高亮;杨正文 - 江苏科技大学
- 2021-11-26 - 2023-08-22 - H03M1/46
- 本发明公开了一种减少电容和开关数量的逐次逼近型模数转换器，包括顺次电连接的DAC模块、电压比较器和SAR逻辑控制电路，SAR逻辑控制电路输出开关控制信号控制DAC模块输出，在电压比较器完成比较。本发明电容阵列采用分段电容结构，提出最少电容数量的分段计算方法，有效降低了所需的电容数量，本发明与传统电容阵列相比可节省近96％的电容数，与其他形式的分段电容结构相比可节省37％～90％的电容数量；使用更为简单的CMOS互补开关作为开关，进一步在高电位段增加一个单位电容，从而使低电位段电容无需采样，进而节省了开关开销；通过对电容阵列高电位段最高权重组电容进行分裂，使其在电荷转移阶段无需通过开关接入共模电平Vcm，由此可以节省近20％的开关开销。
- 一种动态元件匹配装置-202320503467.2
- 段吉海;杨松;李冀;韦保林;徐卫林;韦雪明;岳宏卫 - 桂林电子科技大学
- 2023-03-16 - 2023-08-22 - H03M1/46
- 本实用新型提供的一种动态元件匹配装置，加法器连接NS SAR ADC的输出端口以及触发器的输出端口，触发器对加法器的输出信号进行触发延迟，获取移位指针，输出译码单元对NS SAR ADC各个周期输出信号进行译码，移位寄存单元利用移位指针对译码信号进行循环移位，这样的电路连接关系，使得每个周期的移位指针均蕴含有NS SAR ADC上一周期的输出信号的信息，经多个周期的修改变动后，DAC电容阵列的失配误差被有效地整形，大大提高电容动态匹配的性能；在对DAC电容阵列进行逻辑选择方面，利用结构简单的输出译码单元代替结构复杂的二进制转温度计码器实现权重位轮换，无需为每个电容设置1个缓冲模块，避免硬件结构指数性增长的，大大降低硬件成本。
- 一种基于单位桥接电容的三段式电容阵列结构及方法-202310673322.1
- 汤华莲;连浩如;张丽;宋建军 - 西安电子科技大学
- 2023-06-08 - 2023-08-15 - H03M1/46
- 本发明公开了一种基于单位桥接电容的三段式电容阵列结构及方法，包括高段电容阵列、中段电容阵列以及低段电容阵列，其中高段电容阵列为M位、中段为K位且低段为L位，用于实现N位精度的模数转换；高段电容阵列与中段电容阵列之间的桥接电容CB1、中段电容阵列与低段电容阵列之间的桥接电容CB2均为单位电容C；在高段电容阵列中增加权重为0.5C电容用于补偿由单位电容作为桥接电容所引起的增益误差；在中段电容阵列相应位置增加3个2C和2个1C冗余位电容；在低段电容阵列中增加一位0.5C的电容其作用为补偿非二进制权重码值转换为二进制码值后的误差。本发明能够大幅减少电容阵列面积，并且易于实现电容匹配。
- 一种应用于逐次逼近型模数转换器的旁路窗口开关方法-202111072372.1
- 吴建辉;周畅;黄琳琳;黄毅;罗斯婕;李红 - 东南大学
- 2021-09-14 - 2023-08-11 - H03M1/46
- 本发明公开了一种应用于逐次逼近型模数转换器的旁路窗口开关方法，模数转换器包括采样开关、电容阵列、比较器、数字控制逻辑电路和拼码器。该方法包括采样、转换和拼码三个阶段，差分输入电压VIP和VIN通过采样开关连接到电容阵列的顶极板，比较器对电容阵列顶极板电压进行比较，得出对应数字码，根据数字码控制电容阵列底极板的连接；本发明首次切换在电容顶极板产生一个旁路窗口，在窗口内，只需经N‑2次比较，拼码后得到N位数字码，在窗口外，经N+1次比较，拼码后得到N位数字码。对比传统开关算法，本发明降低了的CDAC功耗，输入电压在窗口内降低了DAC功耗，节省一半电容面积，实现了能效、面积的折中。
- 数模转换器以及显示装置-201910121787.X
- 朴相敏;南帐镇 - 合肥奕斯伟集成电路有限公司
- 2019-02-19 - 2023-08-11 - H03M1/46
- 本发明公开了一种数模转换器以及显示装置，本发明技术方案采用插值放大器以及电容插值电路实现数模转换器，相对于传统的电阻阵列方式的数模转换器的方式，大大降低了电路面积。而且本发明技术方案采用插值放大器与电容插值电路互联的方式实现数模转换器，避免了单纯采用插值放大器实现数模转换器分辨率增大导致的电路面积大幅度增大的问题。故本发明技术方案提供的数模转换器以及显示装置，降低了数模转换器的尺寸，且提高了其分辨率。
- 专利分类
