专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果60个,建议您升级VIP下载更多相关专利
  • [发明专利]一种基于自适应峰值电流的DC-DC模式切换电路-CN202210951664.0有效
  • 王巍;童涛;李明波;赵汝法;马力;刘斌政;稅绍林;罗宸彬 - 重庆邮电大学
  • 2022-08-09 - 2023-09-26 - H02M3/157
  • 本发明请求保护一种基于自适应峰值电流的DC‑DC模式切换电路,属于DC‑DC轻/重载模式切换电路的技术,包括自适应峰值电流检测电路、PWM/PSM信号选择电路、自适应栅宽切换电路、降压核心电路。其中晶体管M5用于检测流过开关管M1的峰值电流,晶体管M6管用于检测流过开关管M2的峰值电流。同时为了提高轻载效率,M1管的宽长比小于M2管的宽长比。当DC‑DC工作在重载情况下,检测到的峰值电流比较大,VSENSEVREF,CHOOSE=1通过自适应逻辑控制电路后,开关管M1/M2同时导通,为负载提供能量。当DC‑DC工作在轻载情况下,检测到的峰值电流比较小,VSENSEVREF,CHOOSE=0通过逻辑控制电路后VH1=1,M2/M4断开,M1/M3导通,为负载提供能量。
  • 一种基于自适应峰值电流dc模式切换电路
  • [发明专利]一种用于环路展开型SAR ADC的比较器复用结构-CN202310724002.4在审
  • 赵汝法;戴佳洪;王冠宇;刘挺;李文涛;彭治云;蒲虹锐 - 重庆邮电大学
  • 2023-06-16 - 2023-09-22 - H03M1/46
  • 本发明请求保护一种用于环路展开型SAR ADC的比较器复用结构,属于模拟集成电路设计技术领域。与传统的SAR架构只使用一个比较器来进行N位转换不同,环路展开架构使用N个比较器进行N位转换。这里提出了一种基于环路展开型的新结构,每一级比较器产生的比较结果触发下一级量化,最后一级比较器量化完成后,比较结果又触发第一级比较器再进行量化,同一级比较器量化两次,直到复位信号到来。每一位比较结果存储在对应的寄存器中并直接反馈到该位DAC电容阵列。通过将比较器进行复用,减少了一半比较器的数量,进一步减少了多个比较器所带来的不同失调电压造成的非线性影响,并缩减了电路面积和功耗,减少电路的非线性度。
  • 一种用于环路展开saradc比较器复用结构
  • [发明专利]一种用于SAR型ADC的辅助解码DAC结构-CN202310746093.1在审
  • 戴佳洪;赵汝法;李文涛;童涛;夏旭;吴亮波;王冠宇;刘挺;袁军 - 重庆邮电大学
  • 2023-06-21 - 2023-09-12 - H03M1/46
  • 本发明请求保护一种用于SAR型ADC的辅助解码DAC结构,包括采样电路模块、第一级DAC电容阵列、第二级DAC电容阵列、比较器阵列模块、就绪时钟信号模块、数字逻辑控制模块、异步时钟模块以及寄存器模块。第一级DAC电容阵列通过环路展开结构先对输入模拟信号解码,具有复用结构的比较器产生比较结果寄存在寄存器中,并作用在第二级DAC电容阵列上。第二级DAC电容阵列采用桥接电容结构,其MSB段电容经第一级DAC电容阵列量化,进行电容开关切换。独立比较器开始LSB段的量化,两个DAC电容阵列生成的输出码存储在寄存器中,最终并行输出结果,完成整体转换。与传统的Pipeline‑SAR架构相比,降低了运放的设计难度,具有逻辑简单的特点。与传统环路展开SAR结构相比,具有精度高和功耗低的特点。
  • 一种用于saradc辅助解码dac结构
  • [发明专利]一种用于DC-DC不连续导通模式的逐次逼近控制电路-CN202310763858.2在审
  • 赵汝法;童涛;李文涛;李明波;戴佳洪;夏旭;吴亮波;孙楷京;唐青松;蒲虹锐 - 重庆邮电大学
  • 2023-06-26 - 2023-09-05 - H02M3/158
  • 本发明请求保护一种用于DC‑DC不连续导通模式的逐次逼近控制电路,主要包括逐次逼近控制模块、环路控制核心电路、非交叠时钟、RS触发器、DCM/CCM模式选择、上升沿检测电路、数据选择器、锁相环。其中,环路控制核心电路保证了整个DC‑DC电路的正常工作;锁相环会让DC‑DC处于连续导通模式(CCM)时,工作频率FSW保持稳定,此时VCTRL=VA;当DC‑DC处于不连续导通模式(DCM)时,逐次逼近控制模块会找到一个接近锁相环的输出电压VA作为电压控制核心电路的输入信号VCTRL,此时VCTRL=VB。非交叠时钟防止H_side MOS和L_side MOS同时导通,造成损耗;连续导通模式(CCM)/不连续导通模式(DCM)模式选择器的输出信号VG用于判断电路的工作模式。上升沿检测电路检测VG的上升沿,输出信号VRST会对逐次逼近控制模块进行复位操作。
  • 一种用于dc连续模式逐次逼近控制电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top