[发明专利]集成电路芯片及其形成方法在审
| 申请号： | 202210726071.4 | 申请日： | 2022-06-23 |
| 公开（公告）号： | CN115425005A | 公开（公告）日： | 2022-12-02 |
| 发明（设计）人： | 庄学理;曾国权;陈宛桢;黄昶智 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/52 | 分类号： | H01L23/52;H01L21/768;H01L23/535 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的各个实施例针对用于使用具有拐弯的心轴形成导线和导电基座的方法，以及所得的导线和基座。本发明的导电基座可以具有带有至少一个拐弯的顶部布局并且沿着至少一拐弯具有与导线的宽度基本相同的宽度。这种顶部布局可以减小导电基座的形成期间的负载。本发明的导线可以包括外部导线和内部导线，内部导线的端部沿着导线的长度从外部导线的端部横向偏移。使用具有拐弯的心轴形成内部导线和外部导线可以扩大工艺窗口，同时切割侧壁间隔件结构的端部，内部导线和外部导线由侧壁间隔件结构形成。本发明的实施例还涉及集成电路芯片及其形成方法。 | ||
| 搜索关键词： | 集成电路 芯片 及其 形成 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210726071.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于倒装桥接的隔离器及其芯片封装结构和制备方法-202310928834.8
- 杨果来;陈忠志;刘学;杨佳函 - 成都芯进电子有限公司
- 2023-07-26 - 2023-10-24 - H01L23/52
- 本发明公开了一种基于倒装桥接的隔离器及其芯片封装结构和制备方法，封装结构包括FPC隔离器件、原边芯片、副边芯片、第一基岛和第二基岛；原边芯片位于第一基岛上，副边芯片位于第二基岛上；FPC隔离器件倒装桥式叠封在原边芯片和副边芯片上，FPC隔离器件的PAD分别与对应的原副边芯片的PAD用导电胶连接或者用回流焊焊接，将原边芯片和副边芯片桥接在一起，FPC隔离器件的一侧与原边芯片处于同一电压区域，FPC隔离器件的另一侧与副边芯片处于同一电压区域。本发明将FPC隔离器件采用倒装桥接技术封装在原边芯片和副边芯片上，其避免了采用引线封装，故而避免了受bonding线带来的寄生电容电感的影响，提升了芯片性能。
- 半导体装置-202280012856.3
- 村嶋昭彦 - 索尼半导体解决方案公司
- 2022-01-05 - 2023-10-10 - H01L23/52
- 本发明涉及能够减少设计负担的半导体装置。本发明提供了一种半导体装置，其包括第一基板和第二基板，所述第二基板经由接合部接合至所述第一基板，在所述接合部处接合有凸块。所述凸块与预定功能配对以构成单元。例如，本发明可以应用于诸如固态摄像装置等光检测器。
- 半导体器件以及形成半导体器件的方法-201810818358.3
- 鹿内洋志;鹫谷哲;田中雄季;韦宁 - 三垦电气株式会社
- 2018-07-24 - 2023-09-12 - H01L23/52
- 本发明实施例提供一种半导体器件以及形成半导体器件的方法。该半导体器件包括：单极性部件，该单极性部件至少包括第一外延层和第一基板；以及旁路部件，该旁路部件至少包括第二外延层和第二基板，且该单极性部件和该旁路部件并联；其中，该单极性部件的厚度与该旁路部件的厚度之差小于或等于预定值。
- 成像元件和成像设备-202180081268.0
- 本庄亮子;三宅慎一 - 索尼半导体解决方案公司
- 2021-12-02 - 2023-08-29 - H01L23/52
- 使通过堆叠多个半导体基板形成的成像元件小型化。成像元件包括第一半导体基板和第二半导体基板。第一半导体基板包括对入射光执行光电转换的光电转换部。第二半导体基板包括根据由光电转换生成的电荷生成图像信号的像素电路、隔离像素电路的元件的元件隔离区域，以及部署在元件隔离区域下方并且具有高杂质浓度并且连接到第一半导体基板以便共同使用基准电位的高杂质浓度区域，第一半导体基板堆叠在第二半导体基板的后表面侧上。
- 一种高功率密度TVS器件及其制造方法-202310717808.0
- 贾景为;余嫚玲;朱卫聪 - 深圳市芯歌电子科技有限公司
- 2023-06-16 - 2023-08-29 - H01L23/52
- 本发明公开了一种高功率密度TVS器件的制造方法，包括以下步骤：S1表面清洁：将铜片放入碱性溶液中浸泡并进行表面清洁；S2分布焊点：在铜片两侧对称设置若干的焊点组，且竖直方向上相邻两个焊点组间留有间距；S3弯折固定：对铜片进行S型弯折，同时使用夹具一将若干芯片固定在若干焊点组上，形成多层复合芯片后撤去夹具一，使用夹具二固定整体结构；S4焊接切除：使用回流焊使焊料凝固，将多层复合芯片两侧的多余铜片切除并撤去夹具二；S5成品封装：将若干L型引脚分别贴合复合芯片的两端，并放置在塑封外壳中，使用环氧树脂胶进行加热固化。本发明中通过在保护气体环境下进行焊接和固化，避免了氧化层对制造工艺和使用效果的影响。
- 显示设备及其制造方法-201711127480.8
- 金旻首;金武谦 - 三星显示有限公司
- 2017-11-15 - 2023-08-11 - H01L23/52
- 提供了一种显示设备和制造该显示设备的方法。所述显示设备包括显示面板和窗构件。显示面板包括被构造为显示图像的像素。窗构件设置在显示面板上。窗构件包括窗基底、偏振图案、第一电极和第二电极。窗基底包括第一表面和第二表面。第一表面包括限定在其中的第一沟槽。第二表面面对第一表面。第二表面包括限定在其中的第二沟槽。偏振图案设置在第一沟槽中。第一电极设置在第二沟槽中。第一电极在第一方向上延伸。第二电极设置在第二表面和第一电极上。第二电极在与第一方向交叉的第二方向上延伸。第二电极连接到第一电极。
- 一种半导体封装结构-202310587166.7
- 黄峰荣;何亮;何秋生 - 遂宁合芯半导体有限公司
- 2023-05-24 - 2023-08-04 - H01L23/52
- 本发明公开了一种半导体封装结构，包括封装基板，设置于所述封装基板中部的凹槽区域，所述凹槽区域由芯片安装区域和围绕芯片安装区域的填充区域构成，所述填充区域所在的凹槽区域的左右侧壁上交错设置有多个接线焊盘用于实现多芯片的堆叠封装，在封装基板底面通过内嵌的传输线形成连接触点，所述芯片安装区域堆叠安装多个半导体管芯并通过引线键合到所述接线焊盘上，多个所述半导体管芯之间通过同轴传输结构进行信号连通，所述凹槽区域内填充有绝缘密封材料，所述封装基板通过密封盖板进行封装。本发明的半导体封装结构在进行多半导体管芯封装时，实现了半导体管芯之间良好的传输性能，提高整个半导体封装的可靠性。
- 用于具有毛细管底部填充的桥接芯片组件的结构及方法-202180071680.4
- M·G·法鲁克;佐久间克幸 - 国际商业机器公司
- 2021-11-09 - 2023-07-28 - H01L23/52
- 本发明提供了一种用于制造桥接芯片组件的方法，该桥接芯片组件用于互连两个或多个IC管芯。每个IC管芯具有包括具有第一脚距的第一连接的第一区域和包括具有第二脚距的第二连接或连接焊盘的第二区域，第一脚距大于第二脚距。该方法包括：在每个IC管芯的至少第二区域的上表面上附接非导电底部填充膜；将第一IC管芯的第二连接/连接焊盘接合到桥接芯片的对应的第一连接焊盘/连接；以及将第二IC管芯的第二连接/连接焊盘接合到桥接芯片。桥接芯片组件包括与第一IC管芯和第二IC管芯接合的桥接芯片以及设置在桥接芯片和IC管芯之间的非导电底部填充膜。
- 笼式屏蔽中介层电感-201780006531.3
- 刘西柯;戴逸飞 - 默升科技集团有限公司
- 2017-04-10 - 2023-07-21 - H01L23/52
- 公开的微电子组件使用集成中介层笼以减少对(和来自)高频部件的电磁干扰。一个说明性实施例包括：至少一个IC管芯，具有用于多个振荡器的驱动核，所述IC管芯以倒装芯片配置附接到(中介层)衬底，所述衬底具有：与所述驱动核电耦合的多个电感器，每个电感器被包围在集成到所述衬底中的对应导电笼内，以减少所述电感器之间的相互耦合和通过衬底耦合的噪声。示例性中介层实施例包括：布置成与至少一个IC管芯上的微凸块电连接的上触点；形成多个电感器的金属化和介电层，每个电感器均被导电笼的条围绕；布置成与封装衬底上的凸块电连接的下触点；以及具有电耦合到所述下触点的多个TSV(穿透硅通孔)的衬底。每个所述条包括：至少一个所述TSV、穿过所述金属化和介电层的至少一个通孔、和至少一个上触点。
- 半导体器件-202211694337.8
- 赖纳·明茨拉夫;汉斯-马丁·瑞特 - 安世有限公司
- 2022-12-28 - 2023-07-04 - H01L23/52
- 一种半导体器件，其包括互连件，其中，所述互连件被布置成将电流从一个端子传递到另一个端子，其中，所述互连件包括：第一层，其包括多个交织的指状物，其中，所述交织的指状物中的每个的宽度在电流传播方向上变化，从而在所述电流传播方向上在所述交织的指状物中的每个内产生电阻差；第二层，其布置在所述第一层下方，其特征在于，所述第二层补偿所述第一层的所述电阻差。
- 一种电性连接件、功率模块和车辆-202221839208.9
- 孙鑫宇;靳满智 - 北京车和家汽车科技有限公司
- 2022-07-15 - 2023-06-30 - H01L23/52
- 本申请提供了一种电性连接件、功率模块和车辆，电性连接件包括：连接主体和均流连接件，所述连接主体轴线的两侧对称设有多个第一连接部，每个所述第一连接部用于与一个芯片电性连接，以形成第一电流通路；所述均流连接件电性连接于同侧的相邻两个第一连接部之间，以形成第二电流通路。本申请提供的电性连接件、功率模块和车辆，通过设置于连接主体的多个第一连接部一一对应的与多个芯片电性连接，并通过一体式的连接主体实现多个芯片之间的并联，不仅工艺简单也具有较高的可靠性。同时，通过第一连接部对称设置的结构，以及同侧相邻两个第一连接部之间的均流连接件能够提高并联的各个芯片之间的均流特性，降低本申请的功率回路中的寄生电感。
- 半导体存储装置及其制造方法-202210974631.8
- 小林晋也 - 铠侠股份有限公司
- 2022-08-15 - 2023-06-23 - H01L23/52
- 本实施方式涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置具备在第1方向上排列的第1存储装置及第2存储装置、以及设置在第1存储装置与第2存储装置之间的多个第1凸块电极。第1存储装置及第2存储装置分别具备：第1芯片，具备存储单元阵列及多个第1电极；第2芯片，具备外围电路及多个第2电极；以及多个第2凸块电极，设置在第1芯片与第2芯片之间。多个第1凸块电极中的至少一个将第1存储装置所包含的多个第1电极中的至少一个、与第2存储装置所包含的多个第2电极中的至少一个电连接。第1存储装置及第2存储装置中，多个第2凸块电极中的至少一个将存储单元阵列与外围电路电连接。
- SSD晶圆装置及其制造方法-202210563443.6
- 舟木研 - 西部数据技术公司
- 2022-05-20 - 2023-06-23 - H01L23/52
- 一种固态驱动器(SSD)晶圆装置包括耦合在一起的第一和第二半导体晶圆。该第一晶圆可包括具有裸片接合焊盘的多个存储器裸片，并且该第二晶圆可包括多个电互连件，每个电互连件在该电互连件的相反端处包含第一和第二端子。当该晶圆接合在一起时，该第二晶圆的该第一端子接合到该第一晶圆的该存储器裸片的该裸片接合焊盘。该第二端子被暴露以与SSD控制器耦合，该SSD控制器控制数据和信号在该第一晶圆的该存储器裸片和诸如数据中心中的服务器之类的主机装置之间的传送。
- 一种芯片封装装置、终端设备-201980087057.0
- 马超;李岩;范文锴;蔡树杰 - 华为技术有限公司
- 2019-05-24 - 2023-06-20 - H01L23/52
- 本申请实施例提供一种芯片封装装置、终端设备，涉及微电子技术领域，用于在有限的部件空间内，增大信号管脚或电源管脚的数量。该芯片封装装置包括第一差分对管脚、第一管脚、第二管脚。其中，第一差分对管脚包括第一差分信号管脚、第二差分信号管脚。此外，第一管脚和第二管脚均位于第一差分信号管脚和第二差分信号管脚之间，第一管脚、第二管脚为差分信号管脚或均为电源管脚。其中，第一管脚与第一差分信号管脚、第二差分信号管脚相邻。第二管脚与第一差分信号管脚、第二差分信号管脚相邻。第一管脚和第二管脚分别位于将第一差分信号管脚和第二差分信号管脚相连的第一虚拟直线的两侧。
- 半导体装置-202210966728.4
- 大塚靖夫;铃谷信人 - 铠侠股份有限公司
- 2022-08-12 - 2023-06-16 - H01L23/52
- 提供能够抑制信号品质降低的半导体装置。本实施方式的半导体装置具备：基板，其具有第一面和设于所述第一面上的第一焊盘及第二焊盘；芯片层叠体，其层叠有多个第一半导体芯片，该第一半导体芯片具有与所述第一面对置的第二面、所述第二面的相反侧第三面和设于所述第三面上的第三焊盘及第四焊盘；第一线组，其包含将所述第一焊盘与所述第一半导体芯片各自的所述第三焊盘电连接的多个第一线；第二线，其将所述第二焊盘与多个所述第一半导体芯片中的最靠近所述基板的所述第一半导体芯片的所述第四焊盘电连接；以及第三线，其将多个所述第一半导体芯片各自的所述第四焊盘电连接。
- 柔性液态金属连接设备和方法-202211420059.7
- K·梅亚潘;S·内坎蒂;G·穆尔塔吉安;P·塔代永;林子寅;E·J·M·莫雷特;J·L·斯莫利;D·许 - 英特尔公司
- 2022-11-14 - 2023-06-16 - H01L23/52
- 公开了一种电子器件和相关联的方法。在一个示例中，电子器件包括液态金属通路，其形成通过一个或多个电介质层的一个或多个导电通路。在所选的示例中，电介质层是弹性的，这实现了互连组件的柔性。
- 半导体器件-202221986369.0
- M·德桑塔;M·阿莱西 - 意法半导体股份有限公司
- 2022-07-29 - 2023-05-02 - H01L23/52
- 本实用新型的各个实施例涉及半导体器件。引线框包括管芯焊盘，管芯焊盘上布置有第一半导体管芯，其中导电带在第一半导体管芯上延伸。第一半导体管芯位于引线框和导电带中间。第二半导体管芯被安装在导电带上，用于在同一管芯焊盘上提供第二半导体管芯和第一半导体管芯的堆叠布置，其中至少一个导电带在第一半导体管芯和第二半导体管芯中间。封装尺寸减小因此可以在不明显影响器件组装流程的情况下实现。
- 一种电子器件及电子设备-202223398388.4
- 吕慧瑜;罗杰馨;柴展 - 上海功成半导体科技有限公司
- 2022-12-16 - 2023-04-25 - H01L23/52
- 本实用新型公开了一种电子器件及电子设备。电子器件包括第一芯片、第二芯片和导电连接垫，第一芯片与导电连接垫电连接，第二芯片与导电连接垫电连接。本实用新型能够缩短导线的长度，从而防止封装时树脂流动导致导线倒塌而造成的短路、防止高温导致导线熔断以及防止导线间出现短路的情况。
- 功率半导体模块-201910137522.9
- 郑泽善 - LS产电株式会社
- 2019-02-25 - 2023-04-07 - H01L23/52
- 本申请涉及一种功率半导体模块，包括：第一板；第二板，在所述第二板的内侧包括第一元件容纳部和第二元件容纳部，所述第二板结合于所述第一板的一侧；第一功率半导体元件和第二功率半导体元件，配置于所述第一元件容纳部和所述第二元件容纳部；第一输入汇流条和第二输入汇流条，结合于所述第二板的外侧；第三板，在所述第三板的内侧包括第三元件容纳部和第四元件容纳部，所述第三板结合于所述第一板的另一侧；第三功率半导体元件和第四功率半导体元件，配置于所述第三元件容纳部和所述第四元件容纳部；以及第三输入汇流条和第四输入汇流条，结合于所述第三板的外侧。
- 一种硅通孔互联结构和量子计算机-202222623391.5
- 请求不公布姓名 - 合肥本源量子计算科技有限责任公司
- 2022-09-29 - 2023-04-07 - H01L23/52
- 本申请公开了一种硅通孔互联结构和量子计算机，属于量子芯片制造领域。硅通孔互联结构包括倒装互连的第一芯片和第二芯片。其中，第一芯片具有透明窗口以及在该区域的硅通孔互连件；第二芯片具有能够实现到透明窗口区域对硅通孔互连件进行观察的观察孔。在该结构中，可以从第二芯片通过观察孔向第一芯片的透明窗口区域进行观察，进而方便地通过考察对中空的硅通孔互连件的质量进行评估。
- 半导体封装结构及封装方法-202211581601.7
- 刘军;郝沁汾;缪富军 - 无锡芯光互连技术研究院有限公司
- 2022-12-09 - 2023-02-28 - H01L23/52
- 本发明公开了一种半导体封装结构及封装方法，涉及芯片封装领域，其技术方案要点是：包括重构晶圆基板和若干功能模组，重构晶圆基板包括重布线结构、若干网络单元；若干功能模组位于重布线结构的一侧，功能模组与重布线结构电耦合，若干网络单元位于重布线结构的另一侧，网络单元与重布线结构电耦合；功能模组包括计算模组和用于为计算模组和网络单元供电的外接电源模组；若干网络单元外侧还设置有用于包封网络单元的塑封料；网络单元内设置有用于实现非电源信号路由和片上通信互连的片上网络互连通道，功能模组之间通过网络单元的片上网络互连通道及重布线结构实现互连。其特点是使晶上系统的芯片可灵活布局，丰富晶上系统的功能。
- 一种硅通孔互联结构和量子计算机-202211220570.2
- 请求不公布姓名 - 合肥本源量子计算科技有限责任公司
- 2022-10-08 - 2023-02-03 - H01L23/52
- 本申请公开了一种硅通孔互联结构和量子计算机，属于量子芯片制造领域。硅通孔互联结构包括透明衬底、功能层以及硅通孔互连件。其中功能层和硅通孔互连件均附接到透明衬底。功能层结合到衬底的正面和/或背面，而互连件则通过衬底的在观察窗口区域的通孔配置。透明窗口和通孔之间具有一定的间隙，从而能够提供从表面由透明窗口区域观察通孔位于芯片的通孔内的结构，进而方便地通过考察对硅通孔互连件的质量进行评估。
- 使用CIP封装体架构的电子装置及其CIP封装体架构-202210542022.5
- 杨成发;许容宾;龚锦川 - 春源科技（深圳）有限公司
- 2022-05-17 - 2023-01-17 - H01L23/52
- 一种使用CIP封装体架构的电子装置及其CIP封装体架构，其中，CIP封装体架构包括：半导体芯片、RF连接器和承载基座，RF连接器具有RF信号传输端口，承载基座提供承载且电性串接半导体芯片和RF连接器，使半导体芯片可借由RF信号传输端口传输RF信号。
- 晶闸管整流模块-202222391907.8
- 范雯雯;施健媛;朱云杰;杨广;张壮 - 浙江固驰电子有限公司
- 2022-09-06 - 2023-01-10 - H01L23/52
- 本实用新型针对现有技术中带晶闸管的整流模块中的铜连桥刚性较大，和晶闸管芯片的焊接面之间的应力较大容易导致焊接面脱离的问题，提出了一种晶闸管整流模块，属于半导体整流模块技术领域，包括基板，基板上设有若干片相互之间不连接的覆铜层，各覆铜层上分别设有晶闸管芯片、二极管芯片以及弹性引出电极，二级片芯片的跨接采用铜连桥，晶闸管芯片的跨接采用铜编织带，本实用新型的晶闸管芯片通过铜编织带和其他覆铜层电性连接，铜编织带比较柔软，折弯处的可变伸缩量比较大，晶闸管芯片和铜编织带焊接在一起对晶闸管芯片的应力作用较小，降低了晶闸管芯片和铜编织带之间的焊接脱落概率，提高了整流模块的产品稳定性。
- 用于半导体器件的汇流条、芯片封装结构-202222280984.6
- 李剑垒;孙瑞;郭壮;汪彬彬;曹依琛;曹玉昭 - 苏州汇川联合动力系统有限公司
- 2022-08-29 - 2022-12-23 - H01L23/52
- 本实用新型公开一种用于半导体器件的汇流条、芯片封装结构，该汇流条包括至少两个第一焊盘和第二焊盘；相邻的两个第一焊盘通过一拱起连接部连接；第一焊盘设有第一贯通孔，第一贯通孔的周侧设有朝向第一焊盘焊接面的凸包结构；第二焊盘与位于最外侧的第一焊盘连接。本实用新型技术方案提供了一种高可靠性的用于半导体器件的汇流条。
- 集成电路芯片及其形成方法-202210726071.4
- 庄学理;曾国权;陈宛桢;黄昶智 - 台湾积体电路制造股份有限公司
- 2022-06-23 - 2022-12-02 - H01L23/52
- 本发明的各个实施例针对用于使用具有拐弯的心轴形成导线和导电基座的方法，以及所得的导线和基座。本发明的导电基座可以具有带有至少一个拐弯的顶部布局并且沿着至少一拐弯具有与导线的宽度基本相同的宽度。这种顶部布局可以减小导电基座的形成期间的负载。本发明的导线可以包括外部导线和内部导线，内部导线的端部沿着导线的长度从外部导线的端部横向偏移。使用具有拐弯的心轴形成内部导线和外部导线可以扩大工艺窗口，同时切割侧壁间隔件结构的端部，内部导线和外部导线由侧壁间隔件结构形成。本发明的实施例还涉及集成电路芯片及其形成方法。
- 一种芯片互连结构及芯片-202211082908.2
- 王嘉诚;张少仲;张栩 - 中诚华隆计算机技术有限公司
- 2022-09-06 - 2022-11-25 - H01L23/52
- 本发明涉及半导体制造技术领域，具体为一种芯片互连结构及芯片，互连结构包括互连结构主体和可拆卸结构，上芯片和下芯片通过可拆卸结构连接在互连结构主体上，上芯片上设有上芯片引脚，下芯片上设有下芯片引脚，上芯片引脚远离上芯片的一端从互连结构主体上方插入互连结构主体内，下芯片引脚远离下芯片的一端从互连结构主体下方插入互连结构主体内，且上芯片引脚位于互连结构主体内的一端与下芯片引脚位于互连结构主体内的一端接触连接。本发明采用互连结构代替电路板实现了芯片封装体积上的缩小，同时采用上芯片引脚和下芯片引脚直接接触连接的方式实现通讯，避免了引线的使用，从而减少了芯片通讯过程中不必要的功率损耗，提高了通讯效率。
- 一种多芯片封装用的导电组件及其制作方法-202110727878.5
- 杨斌;李潮;崔成强 - 广东佛智芯微电子技术研究有限公司;广东芯华微电子技术有限公司
- 2021-06-29 - 2022-10-18 - H01L23/52
- 本申请提供一种多芯片封装用的导电组件及其制作方法，包括封装体，封装体为具有六个表面的方体；封装体的内部设置有空间互连线路，空间互连线路用于将封装体的至少两个表面实现电性连接。本申请将多个芯片的互连线路集成于具有六个表面的方体封装体内，形成空间互连线路，可将封装体的至少两个表面实现电性连接，从而只需在该封装体的表面对应贴装芯片，即可实现多芯片封装，可大大缩短导电路径，减少对信号传输的影响。
- 芯片互联构件及其制备方法-202210864407.3
- 罗富铭;李宗怿;梁新夫;潘波;丁晓春 - 长电集成电路（绍兴）有限公司
- 2022-07-21 - 2022-09-27 - H01L23/52
- 本发明提供芯片互联构件及其制备方法，所述互联构件包括：第一导通结构，设置在所述第一导电柱与所述第一互联导电垫之间，用于使所述第一导电柱与所述第一互联导电垫互相焊接，并且在焊接后形成第一导通高度；第二导通结构，设置在所述第二导电柱与所述第二互联导电垫之间，用于使所述第二导电柱与所述第二互联导电垫互相焊接，并且在焊接后形成第二导通高度；其中，所述第一导通高度与所述第二导通高度相同；其解决了现有技术中同一芯片上不同尺寸I/O引脚在与互联载体上导电垫互联时，直径较小的回流焊球与导电垫之间存在的互联不良的问题，保证了芯片封装的电气稳定性。
- 芯片互联构件及其制备方法-202210873335.9
- 罗富铭;李宗怿;梁新夫;潘波;丁晓春 - 长电集成电路（绍兴）有限公司
- 2022-07-21 - 2022-09-23 - H01L23/52
- 本发明提供芯片互联构件及其制备方法，所述互联构件包括：具有容纳空间的第一焊联体，设置在所述第一导电柱与所述第一导电垫之间，用于使所述第一导电柱与所述第一导电垫之间的导通连接，并且在焊接后形成第一导通高度；第二焊联体，设置在所述第二导电柱与所述第二导电垫之间，用于使所述第二导电柱与所述第二导电垫之间的导通连接，并且在焊接后形成第二导通高度；其中，所述第一导通高度与所述第二导通高度相同；其解决了现有技术中同一芯片上不同尺寸I/O引脚在与互联载体上导电垫互联时，直径较小的回流焊球与导电垫之间存在的互联不良的问题，保证了芯片封装的电气稳定性。
- 专利分类
