[发明专利]一种DDR测试方法、装置、控制器及存储介质在审
| 申请号： | 202210038194.9 | 申请日： | 2022-01-13 |
| 公开（公告）号： | CN114464242A | 公开（公告）日： | 2022-05-10 |
| 发明（设计）人： | 李创锋;姜莉萍 | 申请（专利权）人： | 深圳市金泰克半导体有限公司 |
| 主分类号： | G11C29/14 | 分类号： | G11C29/14;G11C29/18;G11C29/56 |
| 代理公司： | 深圳智汇远见知识产权代理有限公司 44481 | 代理人： | 蒋学超 |
| 地址： | 518000 广东省深圳市坪山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种DDR测试方法、装置、控制器及存储介质，涉及半导体集成电路测试技术领域。所述DDR测试方法通过对DDR内存芯片进行两次数据的校验，其中通过第一次校验即对N个所述测试数据块进行读取校验，以此筛选出初步校验为合格的DDR内存芯片，在经过第一逻辑性数据移动以及第二逻辑性数据移动之后，再进行第二次校验即对所述可测试内存单元的N个测试数据块进行读取校验，通过两次校验筛选出性能合格的DDR内存芯片，解决了现有技术中只经过一次读取数据校验而测试得出的结果容易出现错误的问题。通过本发明提供的DDR测试方法得出的数据校验结果具有可靠性，进而提高对DDR内存芯片的测试结果的准确性。 | ||
| 搜索关键词： | 一种 ddr 测试 方法 装置 控制器 存储 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市金泰克半导体有限公司，未经深圳市金泰克半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210038194.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体存储器装置及其操作方法-201811100533.1
- 洪龙焕;金炳烈 - 爱思开海力士有限公司
- 2018-09-20 - 2023-09-15 - G11C29/14
- 半导体存储器装置及其操作方法。一种半导体存储器装置包括存储器单元阵列、读/写电路和控制逻辑。存储器单元阵列包括多个存储块。读/写电路对存储器单元阵列的所选页执行读/写操作。地址解码器存储关于所述多个存储块中的每一个的坏块标记数据，并响应于地址信号而输出坏块标记数据。控制逻辑控制读/写电路测试所述多个存储块中是否发生了缺陷，并且控制地址解码器存储表示所述多个存储块中是否发生了缺陷的测试结果作为坏块标记数据。
- 具有训练功能的半导体装置和半导体系统-201910649522.7
- 洪基汶;金敬勋 - 爱思开海力士有限公司
- 2019-07-18 - 2023-08-25 - G11C29/14
- 本发明公开了具有训练功能的半导体装置和半导体系统。一种半导体系统包括从设备，所述从设备包括多个单位存储区。该半导体系统还包括主设备，其被配置成通过将测试数据写入所述多个单位存储区、读取被写入的测试数据以及确定针对被读取的测试数据的通过/失败结果来执行训练操作。
- nor闪存的检测方法、装置及嵌入式设备-202310611984.6
- 刘婧天;薛红军;陈力;康雷 - 北京得瑞领新科技有限公司
- 2023-05-26 - 2023-08-08 - G11C29/14
- 本发明涉及数据存储技术领域，提供了一种nor闪存的检测方法、装置及嵌入式设备，该方法包括：在生产测试阶段，控制含有nor闪存的嵌入式设备在上电后运行预先烧录的测试专有固件以使嵌入式设备进入nor闪存检测模式；在nor闪存检测模式中，对nor闪存中的待检测物理块逐个进行读写压力测试，以检测nor闪存中的异常物理块；当nor闪存中的所有物理块全部完成测试后，退出nor闪存检测模式并根据检测到的异常物理块生成检测日志。本发明通过在嵌入式设备中烧录测试专有固件以在生产测试阶段自动实现嵌入式设备的nor闪存检测，不仅简化了检测流程、提高了检测效率，还能避免在嵌入式设备正常上电使用期间进行检测影响设备的启动时间等性能的问题。
- MBIST控制电路、方法、存储器及设备-202310090777.0
- 程景伟 - 长鑫存储技术有限公司
- 2023-02-09 - 2023-08-04 - G11C29/14
- 本公开提供了一种MBIST控制电路、方法、存储器及设备，涉及半导体技术领域。该电路包括：存储器控制模块，用于接收目标字线的外部预充电命令，响应于外部预充电命令，生成计数更新命令，以及输出计数更新命令；逐行行锤追踪控制模块，用于接收计数更新命令，接收逐行行锤追踪控制命令，以及在逐行行锤追踪控制命令为第一电平状态时，停止向第二输出端提供计数更新命令，以使与第二输出端连接的目标字线的行计数存储单元在未接收到计数更新命令的情况下停止更新；其中，逐行行锤追踪控制命令的第一电平状态用于表示处于MBIST测试模式。根据本公开实施例，能够提高MBIST测试效率。
- 存储芯片的测试方法、装置、设备、介质及程序产品-202310538393.0
- 杨杰 - 长鑫存储技术有限公司
- 2023-05-11 - 2023-07-28 - G11C29/14
- 本公开涉及一种存储芯片的测试方法、装置、设备、介质及程序产品，涉及存储芯片测试技术领域，测试方法包括：向多个存储单元写入测试数据；将多条位线设置为第一电压，向第一伪字线提供第二电压并维持目标时间；读取目标字线对应的存储单元的测试数据以及参考字线对应的存储单元的测试数据，并确定目标字线对应的存储单元的目标数据失效率和参考字线对应的存储单元的参考数据失效率；根据目标数据失效率和参考数据失效率，判断在向第一伪字线提供第二电压并维持目标时间的过程中，第一伪字线是否被设置为第二电压，以直接判断出伪字线是否能够正常工作以及实际连接电位的有效性。
- 半导体器件以及包括半导体器件的半导体系统-201811442040.6
- 李性柱 - 爱思开海力士有限公司
- 2018-11-29 - 2023-06-23 - G11C29/14
- 本公开提供了一种半导体器件以及包括半导体器件的半导体系统。半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件控制测试模式。第一半导体器件输出芯片标识并且接收外部数据。第二半导体器件包括多个存储器芯片。当在测试模式下执行写入操作时，多个存储器芯片中的至少一个基于芯片标识而被激活，以将输入数据储存到多个存储器芯片中已被激活的每一个存储器芯片中。当在所述测试模式下执行读取操作时，多个存储器芯片中的至少两个存储器芯片基于芯片标识而被激活，以输出所储存的输入数据作为外部数据。
- 细粒度测试电源控制的分布式机制-202211608090.3
- D·瓦拉达拉简;V·辛格;J·L·弗洛雷斯;R·奈尔;D·M·汤普森 - 德克萨斯仪器股份有限公司
- 2022-12-14 - 2023-06-16 - G11C29/14
- 本申请涉及细粒度测试电源控制的分布式机制。一种集成电路(200)包括一组处理器内核(202、204、206)，其中的每一个处理器内核包括BIST逻辑电路(203、205、207)和耦合到BIST逻辑逻辑电路(203、205、207)的存储块(M
- 磁性存储器及坏点标记方法-202310263858.6
- 金辉;李朋宾;王昭昊;赵巍胜 - 北京航空航天大学
- 2023-03-17 - 2023-06-09 - G11C29/14
- 本申请提供了一种磁性存储器及坏点标记方法，包括磁性存储单元阵列、行标记器和列标记器；所述磁性存储单元阵列包括阵列排布的多个磁性存储单元；所述行标记器包括与所述磁性存储单元阵列的每行磁性存储单元分别对应的多个行标记单元，用于标记对应行的磁性存储单元的可用状态；所述列标记器包括与所述磁性存储单元阵列的每列磁性存储单元分别对应的多个列标记单元，用于标记对应列的磁性存储单元的可用状态。本申请以行或列的磁性存储单元为单位进行坏点屏蔽，大大的节约了存储空间。
- 存储器装置缺陷扫描-202211318743.4
- U·维亚斯 - 美光科技公司
- 2022-10-26 - 2023-05-26 - G11C29/14
- 本公开涉及存储器装置缺陷扫描。一种方法包含确定涉及存储器装置的准则被满足及响应于所述准则被满足而执行涉及所述存储器装置的存储器裸片的缺陷扫描。所述方法进一步包含作为执行所述缺陷扫描的部分确定所述存储器装置的至少一个存储器裸片是否经历了降级。执行所述缺陷扫描作为质量及可靠性保证测试或可靠性演示测试或两者的部分。
- 测试模式复位电路、芯片-202310214447.8
- 韩志远;章伟;唐中旋 - 苏州萨沙迈半导体有限公司;上海萨沙迈半导体有限公司;天津智芯半导体科技有限公司;合肥智芯半导体有限公司
- 2023-03-08 - 2023-05-26 - G11C29/14
- 本发明公开了一种测试模式复位电路、芯片，复位电路用于芯片测试，复位电路包括：通道选择子电路，用于接收测试模式信号，并根据测试模式信号从多组预设通道中选通一组目标通道，以及通过目标通道传输相应的序列，记为目标序列；复位子电路，复位子电路与通道选择子电路连接，并用以连接测试模式控制电路，复位子电路用于根据目标序列生成复位信号，并将复位信号输出至测试模式控制电路，以通过控制测试模式控制电路使芯片进入目标测试模式。本发明省去芯片测试过程中测试模式切换时需要进行的上电复位过程，有效降低测试时间，提高了在制定测试计划时引脚复用的灵活度，提高了测试并行度，降低测试成本。
- 测试挂起操作的方法-202211293007.8
- 金水龙;朴准镛;尹相范;朴一汉 - 三星电子株式会社
- 2022-10-21 - 2023-05-12 - G11C29/14
- 公开了一种测试挂起操作的方法。所述方法包括：确定是否在存储在序列操作电路中的多个挂起操作时间点中的每个之前的时间点将挂起采样信号传送给挂起命令电路；将挂起采样信号从序列操作电路传送给挂起命令电路；基于挂起采样信号生成内部挂起操作命令；将内部挂起操作命令从挂起命令电路传送给序列操作电路；响应于内部挂起操作命令，针对所有所述多个挂起操作时间点执行挂起操作；以及确定在所有挂起操作时间点挂起操作是否被执行。
- 针对基于锁存器的存储器来减少面积的ATPG测试方法-202210882726.7
- V·N·斯里尼瓦桑;B·S·索尼;A·K·戈亚尔 - 意法半导体国际有限公司
- 2022-07-26 - 2023-02-14 - G11C29/14
- 本公开的实施例涉及针对基于锁存器的存储器来减少面积的ATPG测试方法。本文公开了逻辑电路和技术，逻辑电路和技术用于操作该硬件，以使得能够从锁存器构建先进先出(FIFO)缓冲器，同时允许对那些锁存器的使能引脚进行固定1(stuck‑at‑1)故障测试，以及测试通过FIFO缓冲器的各个点处的数据路径。
- 一种eMMC busy时间内掉电的数据测试方法及装置-202210704694.1
- 杨柱;王腾腾;唐伟;李帅;韩延良;王勇 - 尧云科技（西安）有限公司
- 2022-06-21 - 2022-11-01 - G11C29/14
- 一种eMMC busy时间内掉电的数据测试方法及装置，其特征在于包括：获取测试主机从发出写命令开始，到eMMC进入busy的间隔时间；获取测试主机发出掉电指令开始，至开关电源真正断开的间隔时间；测试主机进行比较判断，使得eMMC在进入busy的时间段内实现掉电。通过测试主机GPIO直接控制开关电源，具有控制时间短，开关电反应快的优点；测试主机采用嵌入式开发板，集成操作系统，具有软硬件成熟，容易开发的优点；本发明所述测试装置不仅可实现eMMC busy情况下断电后数据一致性与稳定性的测试，同时也可扩展出针对其他情况的掉电测试，例如上电情况，读数据情况等，适用范围广，适于推广应用。
- 防误擦写保护电路及车载控制系统-202221490376.1
- 余全新;徐林浩;刘明良 - 北斗星通智联科技有限责任公司
- 2022-06-14 - 2022-10-21 - G11C29/14
- 本实用新型提供一种防误擦写保护电路及车载控制系统，其包括控制模块、存储模块、第一复位模块以及第二复位模块；所述存储模块与所述控制模块连接；所述第一复位模块与所述控制模块连接，用于在所述控制模块出现掉电时，对所述控制模块进行复位；所述第二复位模块与所述控制模块连接，用于在所述第一复位模块出现故障时，对所述控制模块进行复位。本实用新型可以在控制模块出现掉电时对控制模块进行复位，确保存储模块所存储的内容不会被误擦写。
- 存储器测试方法、装置、电子设备及存储介质-202110222943.9
- 付旭东;王中波 - 龙芯中科技术股份有限公司
- 2021-02-26 - 2022-08-30 - G11C29/14
- 本发明实施例提供了一种存储器测试方法、装置、电子设备及存储介质，涉及电子设备技术领域。该方法包括：接收测试启动指令，响应于测试启动指令，确定包括多个测试算法的算法集合，通过多个端口并行执行测试算法组中的目标测试算法，以对存储器进行测试。当测试算法的数量较多时，将可以并行执行的多个测试算法划分为一个或多个测试算法组，在测试过程中，并行执行测试算法组中的测试算法，可以缩短测试时间，提高测试效率。
- 存储芯片的测试方法、装置、设备及存储介质-202210495827.9
- 刘东 - 长鑫存储技术有限公司;长鑫集电（北京）存储技术有限公司
- 2022-05-09 - 2022-08-26 - G11C29/14
- 本发明提供一种存储芯片的测试方法、装置、设备及介质，涉及半导体技术领域。存储芯片的测试方法包括：在待测存储芯片的存储单元中写入测试数据；从存储单元中读取存储数据；根据测试数据和存储数据，生成待测存储芯片的测试结果；其中，待测存储芯片的当前写入选通脉冲宽度小于待测存储芯片的标准写入选通脉冲宽度，和/或，待测存储芯片的当前读取选通脉冲宽度小于待测存储芯片的标准读取选通脉冲宽度。本发明通过制造不利于准确写入测试数据或读取存储数据的条件，从而精准检测存储芯片是否存在数据写入或读取异常的情况，提升产品良率。
- 测试电路-202110160891.7
- 李敏娜 - 长鑫存储技术有限公司
- 2021-02-05 - 2022-08-09 - G11C29/14
- 本申请提供一种测试电路。该电路包括：输入端、处理电路和输出端，输入端用于接收输入信号，输入信号包括用于指示测试目标电路模块的测试命令和目标电路模块的地址，处理电路用于根据测试命令和目标电路模块的地址确定测试模式信号，测试模式信号携带测试类型，测试模式信号用于触发目标电路模块进行与测试类型对应的测试，输出端用于根据目标电路模块的地址将测试模式信号发送至目标电路模块。从而，可实现向存储器芯片内不同的电路模块准确地传送测试模式信号。
- 一种高效验证固态存储垃圾回收的测试方法-202210393766.5
- 刘忞斋;李瑞东;王璞;高美洲;孙大朋;郭泰;付凤之;范军朋 - 山东华芯半导体有限公司
- 2022-04-15 - 2022-07-15 - G11C29/14
- 本发明提供了一种高效验证固态存储垃圾回收的测试方法，用于进一步提高固态存储数据校验效率及校验范围。在执行数据校验前，基于固态存储物理容量、逻辑容量和用户待校验数据量，计算需要执行数据校验的LBA样本集合，在所有物理Block至少执行一次擦除操作后，校验样本集合中所有LBA关联数据，保证对所有参与数据搬移的Block完成数据校验。本发明通过研究垃圾回收原理，巧妙的设计测试负载及步骤，极大提高了验证垃圾回收的效率和质量，实现了高效验证。
- 数据异常检测方法、装置、设备及计算机可读存储介质-202210038104.6
- 胡征宇 - 绵存（浙江）科技有限公司
- 2022-01-13 - 2022-05-13 - G11C29/14
- 本发明公开了一种数据异常检测方法、装置、设备及计算机可读存储介质，所述数据异常检测方法包括：控制待检测主板上电后进入调试模式，获取所述待检测主板的待检测芯片的参数数据；将所述参数数据写入目标芯片；控制所述目标芯片根据所述参数数据进行测试，以确定所述待检测芯片的异常数据。本申请能够简化芯片数据异常检测的步骤，提高检测的效率。
- 一种DDR测试方法、装置、控制器及存储介质-202210038194.9
- 李创锋;姜莉萍 - 深圳市金泰克半导体有限公司
- 2022-01-13 - 2022-05-10 - G11C29/14
- 本发明涉及一种DDR测试方法、装置、控制器及存储介质，涉及半导体集成电路测试技术领域。所述DDR测试方法通过对DDR内存芯片进行两次数据的校验，其中通过第一次校验即对N个所述测试数据块进行读取校验，以此筛选出初步校验为合格的DDR内存芯片，在经过第一逻辑性数据移动以及第二逻辑性数据移动之后，再进行第二次校验即对所述可测试内存单元的N个测试数据块进行读取校验，通过两次校验筛选出性能合格的DDR内存芯片，解决了现有技术中只经过一次读取数据校验而测试得出的结果容易出现错误的问题。通过本发明提供的DDR测试方法得出的数据校验结果具有可靠性，进而提高对DDR内存芯片的测试结果的准确性。
- 具有测试功能的存储器及其测试方法-202011272042.2
- 小西康弘 - 力晶积成电子制造股份有限公司
- 2020-11-13 - 2022-03-25 - G11C29/14
- 本发明提供一种具有测试功能的存储器及其测试方法。存储器包含：存储器阵列，具有存储器单元、分成偶数群组及奇数群组的输入缓冲器以及分成偶数群组及奇数群组的输出缓冲器；至少两个数据输入接垫，分别地经由偶数输入缓冲器及奇数输入缓冲器将测试数据提供至存储器单元；第一逻辑门及第二逻辑门，分别地对偶数输出缓冲器及奇数输出缓冲器的输出执行第一逻辑操作；第三逻辑门，对第一逻辑门及第二逻辑门的输出执行第二逻辑操作；以及至少一个数据输出接垫，耦接至用于提供存储器单元的测试结果的第三逻辑门的输出。
- 3D堆叠高宽带存储器多通道并行测试系统及方法-202111251233.5
- 朱晓锐;邓玉良;赵志伟;殷中云;方晓伟;杨彬;陈剑锋;庄伟坚 - 深圳市国微电子有限公司
- 2021-10-26 - 2022-03-11 - G11C29/14
- 本发明提供了一种3D堆叠高宽带存储器多通道并行测试系统及方法，测试系统包括：测试器、逻辑芯片和DRAM芯片，其中测试器包括控制模块及干扰测试选择模块，逻辑芯片包括测试信息产生模块、缓存模块、测试信息选择模块和数据比较模块；测试方法包括：控制模块控制测试信息产生模块生成测试信息并传输到缓存模块进行缓存；干扰测试选择模块控制测试信息选择模块选定测试信息并发送到DRAM芯片；数据比较模块将DRAM芯片回传的数据与缓存模块中存储的数据进行对比，并输出对比结果。本发明通过控制信号，对不同的通道组合、不同的命令组合进行选择，实现高覆盖率并行干扰测试。
- 单粒子自检测电路和方法-202011582457.X
- 蔡洁明;顾林;邹家轩;张国贤 - 中国电子科技集团公司第五十八研究所
- 2020-12-28 - 2022-03-01 - G11C29/14
- 本申请公开了一种单粒子自检测电路和方法，涉及单粒子自检测技术领域，所述电路包括：自检测使能管脚、自检测控制逻辑和自检测状态寄存器；所述自检测使能管脚用于使能所述自检测控制逻辑进行自检测；所述自检测控制逻辑在执行自检测之后将检测结果存储在所述自检测状态寄存器中。解决了现有技术中的自检测方式会消耗大量CPU时间降低系统性能的问题，达到了可以通过增加自检测使能管脚、自检测控制逻辑和自检测状态寄存器即可简单实现自检测，进而减少所需消耗的CPU资源提高系统性能的效果。
- 设置有包括指令寄存器矩阵的JTAG测试接口的存储器组件-201980096800.9
- A·特罗亚;A·蒙代洛 - 美光科技公司
- 2019-05-31 - 2021-12-31 - G11C29/14
- 一种存储器组件包括：存储器单元，其包含存储器胞元阵列；所述存储器单元的控制器；和JTAG测试接口，其包含被调适成将所述存储器组件与主机装置和/或测试机器连接的多个接触垫，其中所述测试接口另外包括多个测试寄存器，所述测试寄存器被配置成存储用于执行所述存储器组件的所述测试的操作指令，且其中那些测试寄存器组织成矩阵配置，所述矩阵的每一行与特定地址相关联。还公开相关芯片上系统装置和相关方法。
- 非易失性存储器的检测装置-202121173918.8
- 吕晶 - 西安紫光国芯半导体有限公司
- 2021-05-28 - 2021-11-26 - G11C29/14
- 本申请实施例提供了一种非易失性存储器的检测装置，包括：服务器模拟器、电源和处理器；电源用于为非易失性存储器供电，处理器连接于所述服务器模拟器和所述电源，所述处理器用于：控制所述服务器模拟器向所述非易失性存储器发送数据；控制所述电源的启停状态。通过该非易失性存储器的检测装置的设置，在检测过程中，处理器控制服务器模拟器向非易失性存储器发送数据，通过处理器控制电源为非易失性存储器进行断电，通过将非易失性存储器的恢复数据与发送数据进行对比即可确定非易失性存储器的检测结果，检测过程无需依赖于服务器，因此不会涉及到服务器的重启，可以大大减小检测非易失性存储器的时间成本，提高非易失性存储器的检测效率。
- 非易失性存储器的检测方法及相关设备-202110592072.X
- 吕晶 - 西安紫光国芯半导体有限公司
- 2021-05-28 - 2021-08-17 - G11C29/14
- 本申请实施例提供了一种非易失性存储器的检测方法及相关设备，其中非易失性存储器的检测方法包括：控制服务器模拟器向非易失性存储器发送设定格式数据；向非易失性存储器发送保存指令，并在非易失性存储器响应于保存指令后，断开非易失性存储器的外部电源；向非易失性存储器发送恢复指令；在监测到非易失性存储器完成恢复动作后，获取非易失性存储器中存储的恢复数据，并将恢复数据与设定格式数据进行比对，以得到非易失性存储器的检测结果。该非易失性存储器的检测方法检测过程无需依赖于服务器，整个检测过程不会涉及到服务器的重启，能够节省服务器重启所需的时间，能够大大减小检测非易失性存储器的时间成本，提高非易失性存储器的检测效率。
- 基于通用量产系统的量产方法、装置、系统及存储介质-201710863950.0
- 林新延 - 深圳市得一微电子有限责任公司
- 2017-09-21 - 2021-04-09 - G11C29/14
- 本发明公开了一种基于通用量产系统的量产方法、装置、系统及存储介质，所述方法包括：获取待量产芯片的芯片类型；根据所述芯片类型选取相应的通用量产文件；运行所述通用量产文件，以使所述通用量产文件对所述待量产芯片进行坏块扫描，并生成第一扫描数据；获取通用编解码，运行所述通用编解码，以使所述通用编解码对所述第一扫描数据进行编码，生成的第二扫描数据；获取通用控制代码，根据所述通用控制代码和所述第二扫描数据对所述待量产芯片进行量产。本发明通过设计通用量产程序、通用编解码以及通用控制代码，从而实现对不同类型存储设备的量产。
- 一种相控阵雷达驱动控制电路内嵌EEPROM存储器自动化测试装置-202011449365.4
- 张鹏伟;邬君;王恪良;邵昕;赵康;姚永昶 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2020-12-09 - 2021-04-06 - G11C29/14
- 本发明提供了一种相控阵雷达驱动控制电路内嵌EEPROM存储器自动化测试装置，包括：主控处理器、按键启动模块、EEPROM存储器写读模块、数据比较模块、结果显示模块、供电模块等。所述主控处理器通过按键启动模块执行电路EEPROM存储器测试命令，所述EEPROM存储器写读模块按照写读时序要求实现EEPROM存储器写读操作，所述数据比较显示模块实现存储器写读结果比较，所述显示模块实现测试结果的显示功能，所述供电模块为整板元器件提供各种的电源电压。该方案可用于实现相控阵雷达驱动控制电路内嵌存储器自动化一键测试功能。
- 存储器位映射关系确定方法、装置、处理器芯片及服务器-202011326109.6
- 王建龙;姚其爽 - 海光信息技术股份有限公司
- 2020-11-23 - 2021-03-09 - G11C29/14
- 本发明一个或多个实施例公开了一种存储器位映射关系确定方法、装置、处理器芯片及服务器，该方法包括：获取仿真激励文件，对一个数据宽度的存储单元进行写入操作；在每一个写周期内，将存储单元的各位中写入的数据初始化为该数据的相反值；基于仿真激励文件对存储器进行仿真测试，得到在每一个写周期内，存储的数据发生翻转的存储单元的例化层次；确定在每一个写周期内，存储的数据发生翻转的存储单元的例化层次与逻辑地址之间的第一映射关系；确定存储单元的例化层次与存储单元在存储器的版图中的物理坐标之间的第二映射关系；根据第一映射关系以及第二映射关系，确定存储单元的物理坐标与逻辑地址之间的映射关系。
- 一种混合电路中存储器芯片的测试装置-201910064323.X
- 李俊玲;沈拉民;颜伟;屈博强 - 西安微电子技术研究所
- 2019-01-23 - 2020-12-29 - G11C29/14
- 本发明一种混合电路中存储器芯片的测试装置，能够同时实现故障定位和诊断；其包括内建自测试电路和总线复用电路；内建自测试电路和总线复用电路设置在主控协议芯片上；内建自测试电路连接总线复用电路的选择信号端口，内建自测试电路通过测试模式控制总线、测试模式地址总线和测试模式数据总线连接总线复用电路；主控协议芯片还包括功能存储器控制器；主控协议芯片的控制总线连接存储器芯片的控制端口，主控协议芯片的数据总线连接存储器芯片的数据端口，主控协议芯片的地址总线连接存储器芯片的地址端口；主控协议芯片的输出数据总线连接存储器芯片的输出数据端口；内建自测试电路和功能存储器控制器通过输出数据总线读取存储器芯片上的数据。
- 专利分类
